三星公布了规模和包装路线图

三星晶圆代工厂公布了一项雄心勃勃的路线图，该路线图将缩小到4nm，其中包括一种扇形晶圆级封装技术，可以在再分配层连接芯片，18nm FD-SOI，以及一种新的组织结构，使该部门能够作为商业企业获得更大的自主权。

这些举动表明三星代工与…直接竞争英特尔，GlobalFoundries和台积电，以及……外包半导体组装和测试从移动设备到物联网等广泛市场的供应商，磁阻的内存和射频。三星电子还表示，将于今年开始8nm LPP的风险生产，并于明年开始在7nm LPP工艺中使用EUV。EUV预计将减少该节点所需的光掩膜数量约20个。

这些数字究竟意味着什么，以及它们与其他代工厂相比如何，目前还不完全清楚，整个半导体制造行业都在讨论一家代工厂的数字与另一家代工厂的数字不匹配。但可以肯定的是，三星电子正试图在8nm、7nm、6nm、5nm、4nm等每个节点和半节点上抢占业务，并计划在2019年推出18nm版本的FD-SOI技术。

“这现在是一家独立的代工厂，”三星代工厂营销高级主管Kelvin Low说。“我们将继续利用三星的研发、内存和逻辑。我们将利用公司先进的包装和制造能力。但我们现在是一个独立的商业组织。”

这一结果实际上是能够利用IDM的雄厚研发资金，从电视到智能手机的终端市场业务蓬勃发展，同时也能够利用新建成的300mm晶圆厂的产能，配备最新技术，包括EUV系统。Low表示，利用EUV技术，公司每天可以生产1200片晶圆，他预计这个数字还会提高。

三星从去年年底开始生产10纳米。该公司在3月份发布了一份新闻稿，称其第一代低功耗早期(LPE)晶圆已经出货了7万多片，尽管它没有讨论任何其他细节。

Semico Research的制造主管Joanne Itow指出，所有主要的代工厂都在争先恐后地寻找哪种工艺技术最适合哪种应用。因为许多热门的增长市场——汽车、工业和常规物联网、增强/虚拟现实和医疗——都需要新技术，所以不确定哪一种技术会胜出。

“每个人都在试图找出哪种工艺最适合哪种产品，所以铸造厂正在开放所有这些工艺，”Itow说。“这来自于各种各样的调查。不是每个人都能成为赢家。最终，这将过滤到一些技术。但今年客户确实希望有不同的选择，我们看到台积电也出现了同样的情况。他们需要推出一些新的东西。这正在成为一个无处不在的电子应用市场，有这么多不同类型的产品，我们看到不同的工艺来适应它们。”

她说，尤其是对三星来说，这是一个信号，表明该公司正在争取更广泛的客户基础。“过去，三星非常挑剔，因为他们想确保自己的产品发布成功。现在，下一步是获得更广泛的基础，并扩大代工收入。”

三星的声明还包括8nm和6nm的开发。三星没有详细说明。但高德纳(Gartner)研究副总裁Sam Wang表示，8nm是一个具有竞争力的举措。他说:“从上市时间的角度来看，在EUV技术准备就绪之前，三星必须提供一种宽松的7nm技术，以回应台积电积极的7nm DUV计划。”“客户不能完全依赖三星的7nm EUV计划，因为ASML(在EUV方面)的具体进展存在不确定性。在某种程度上，三星的8LPP节点是一个宽松的7nm节点，应该相当于台积电的N7，而三星的7LPP应该相当于台积电的N7+。”

三星也宣布了推出首款智能手机的计划gate-all-around场效应晶体管到2020年，使用EUV技术将达到4nm。这是第一次一家晶圆代工厂公开讨论交付GAA fet的时间表，但许多公司都有更多节点的路线图。这包括极紫外光刻技术，使用垂直和水平纳米线的GAA场效应管，以及nanosheet场效应晶体管。

三星电子半导体事业社长金基南(音)最近在比利时R&D机构Imec主办的活动中表示:“我们看到了将逻辑晶体管缩小到1.5纳米的道路。”

然后，使用一种叫做二硫化钼(MoS2)的二维材料，三星相信它可以进一步扩展逻辑技术。三星和其他公司正在探索所谓的MoS2 fet。他说:“我们认为1纳米左右是可能的。二硫化钼是一类尚处于研发阶段的过渡金属二硫化物(TMD)材料。tmd具有优异的电子、光学和机械性能。

图1:(a) finFET， (b)纳米线，(c)纳米片的截面模拟。来源:IBM。

此外，三星还于2019年推出了采用浸入式光刻技术的18nm第二代FD-SOI。该公司一直在其28nm FD-SOI技术中添加RF和其他IP功能。展望未来，该公司计划将嵌入式MRAM添加到FD-SOI中，并最终应用到finFET工艺中。Low表示，该公司还在考虑将FD-SOI应用于汽车行业，因为它比批量CMOS具有更高的软错误率。

这在市场上的表现尚不清楚。Gartner的Wang表示:“在FD-SOI上，我们现在有三星的28nm、18nm和GlobalFoundries的28nm、22nm和12nm。”“由于三星的18nm工艺是自主开发的，因此GlobalFoundries将如何应对这一18nm工艺，还有待观察。”

回到CMOS, 10nm似乎将是三星的一个长期节点。“我们预计10nm将是一个非常有用的、长寿命的节点，”Low说。“但有些客户要求每年更换一个新的节点。所以7nm将是CMOS上的finFET。6nm将是面积和功率的智能缩放。5nm将是CMOS上的finFET。之后，我们将展示一个后finFET器件，使用栅极全能多桥通道finFET。”

也许最大的惊喜是该公司先进包装的转变。三星去年曾暗示，它正在寻找硅中间体的替代品，因为它们太贵了。该公司依靠重新分配层(RDL)中间层将逻辑连接到高带宽内存，避开2.5D技术的商业中间层技术，并将相同的技术添加到其扇出中。

图2:RDL中介器。来源:三星

英特尔推出了自己的低成本嵌入式多芯片互连桥(EMIB)，这是一种通过封装基板的硅桥。

-Mark LaPedus对本文也有贡献。

有关的故事
将EUV扩展到3nm以上
现在EUV终于上市了，公司正在努力使用变形透镜和高数值孔径技术进一步扩展它。
不确定度在5nm和3nm处增大
纳米片和纳米线fet正在开发中，但成本正在飙升。新的包装方案可以提供另一种选择。
5纳米晶体管会是什么样子
随着finfet在7nm之后失去动力，接下来会发生什么?辩论才刚刚开始。
5nm晶圆厂挑战
新的晶体管类型，加上掩模，图案，材料，过程控制和互连的问题，加起来是一个非常艰难的过渡。