二维半导体材料蠕变对制造业

随着晶体管规模,他们需要薄渠道实现足够的通道控制。不过,在硅表面粗糙度散射降低流动性,限制最终通道厚度约3海里。

二维过渡金属dichalcogenides (tmd),如金属氧化物半导体₂和WSe₂有吸引力的部分原因是他们避免此限制。没有平面外晃来晃去的债券和原子级光滑的界面,tmd避免scattering-induced流动性退化甚至在sub-angstrom厚度。^⁠[1]

不过,从硅tmd是一个激进的改变,甚至硅锗,现状。材料生长,形成接触,和设备制造所有不同于相应的硅过程。现在,基本材料研究和设备开发是并行进行的。材料和过程给好的结果在实验室设备可能不适合体积制造。

例如,迄今为止,大多数TMD装置示威依赖层传输技术。这种方法从独立电影开始,生长在一个兼容的蓝宝石衬底像或从散装材料剥落了。任何的几个方法可以用来转移准备目的地衬底的电影可能已经包含一个底栅结构。

层转移带来了明显的成本和收益的挑战。IEEE国际电子器件工作在12月的会议(IEDM), c . j .英特尔Dorow和他的同事们发现,单扇金属氧化物半导体₂设备遭受性能下降归因于转移过程。他们观察TMD在源和排水地区分层。牺牲性能介电层留下残留在TMD /氧化物界面,。^⁠[2]半导体晶圆厂更喜欢的灵活性和成本效益更“silicon-like”过程,与TMD直接沉积在衬底的目的地。

一般来说,TMD增长提出了一个权衡电影质量和减少通道厚度的欲望。原子水平沉积(ALD)电介质和tmd与化学气相沉积(CVD)容易针孔等缺陷。不过,数篇论文发表在12月的IEEE IEDM显示行业对tmd的直接沉积正在取得进展。例如,鑫航机史和他的同事在北京大学使用低压CVD WSe生长₂直接影响SiO₂。高温过程(890°C)给我设备历史新高_ds425年μA /μm。^⁠[3]属性是氧化物厚度的独立电影。另外,台积电的Yun-Yan钟和他的同事使用一种钨板作为种子层WS的增长₂、建筑设备有两个和三个堆叠频道。^⁠[4]

图1:TEM截面的单层二硫化钼nanosheet完全包围门堆栈。小图像显示EDX元素映射。来源:等号左边涌等。

电介质掺杂和阈值电压控制
一个完整的CMOS工艺不仅仅是沉淀通道材料。这个过程还必须促进洞和电子传导。在tmd,掺杂、介质沉积和V_th调优是逃脱不掉的。因为掺杂半导体本身目前是不可能的,设备取决于盖层传导和交付场效应电晶体或pFET调节行为。甚至一旦确定了合适的材料,TMD表面复杂的二维特征沉积盖层。很少有潜在沉积氧化物颗粒边界以外的成核点和其他缺陷。

华沙证交所₂是一种双极性材料,这意味着价带和导带之间的费米能级的变化的一个应用领域。因此,相同的材料可以进行电子或空穴。^⁠[5]

在台积电一直在研究WSe几个不同的组₂从不同的角度传导和兴奋剂。一组使用转换WSe的氧等离子体₂半导体层,我们_x。这个过程是自限性的,底层WSe离开₂材料不变,由此产生的掺杂水平取决于原始材料的层间耦合。厚的起始物料给更高的价带边缘,导致更高的掺杂氧化后转换。^⁠[6]另一台积电集团工作了Ang-Sheng周,用牛叫声_x盖层pFET设备和锡安_x场效应电晶体的设备。小说一起接触技术,下面讨论,这些帽层交付一些最好的TMD晶体管结果。[7]^⁠

普渡大学研究人员使用六角氮化硼(hBN)作为界面层促进介质沉积。他们的工作强调了区分“缺陷”和“陷阱。”解释说,缺陷可能发生在大量的介质和电介质半导体界面。然而,一个缺陷只变成了一个陷阱,如果能带费米能级穿过缺陷。封装单层金属氧化物半导体₂hBN降低了阈下展开和提高V_th,这意味着界面陷阱被淘汰或停用。hBN层阻止被吸收的物质出现在TMD的电影,电荷陷阱的一个潜在来源。

不幸的是,hBN本身并不是一个合适的介质。这也是graphite-like材料平面外键较弱,使种植介质直接在hBN具有挑战性。普渡大学的团队使用介质沉积钽种子层。相对更常见的铝种子,他们看到更少的阈下摇摆退化和减少V_th转变。^⁠[8]

图2:通过系统地分析关键过程参数,研究人员在台积电集成hafnium-based电介质CVD-grown金属氧化物半导体₂构建上平巷与传输结束~ 1纳米场效应电晶体,几乎理想的阈下摆动。这项工作尤其值得注意,因为沉淀pinhole-free电介质tmd是出了名的困难。来源:t - e。李等。[9]

叠加渠道和接触
实际设备可能会看到进一步过程复杂性由于堆放渠道的必要性。单个TMD单层硅nanosheet不能携带尽可能多的电流,所以设备将需要几个叠TMD表。在堆放硅nanosheets、最小化间距表减少寄生电容。

图3:二维金属氧化物半导体₂堆叠nanoribbon结构。来源:c . j . Dorow /英特尔[2]

因为TMD层太薄,Yun-Yan涌的研究小组指出,机械稳定性也可以是一个问题。他们使用了牺牲介质提高刚度和制造期间防止下垂。内垫片和金属接触有助于锚完成设备的通道。

TMD晶体管结构的最后一个步骤,使接触电路的其余部分,收到了强烈的研究关注因为提出了这些设备。不过,接触和隔离电阻占整体的80%设备阻力在2 d晶体管,一个更重大贡献比硅接触和逆电流器。最近的工作使用半金属铋、锑为场效应电晶体给了好的结果,但pFET接触仍然是一个尚未解决的问题。

作为Ang-Sheng周的小组解释说,大多数建议联系有一个不幸的乐队对齐孔传导。他们的工作利用WSe的双极性的性质₂使用一个锑/铂为场效应电晶体和pFET设备堆栈。锑(某人,功函数4.4 eV)提供了一个缓冲层,最大限度地减少损害底层的半导体。铂(Pt、功函数5.6 eV)曲调功函数。两种材料的比例可调,实现所需的功函数对场效应电晶体和pFETs。最后,他们报道低势垒高度,低接触电阻、电流约150μA /μm电子和空穴。

对于二维半导体的下一个什么?
甚至比结果本身,像英特尔这样的公司报道,台积电的扩散表明TMD-based硅晶体管是严肃的候选人成功。虽然该行业在过去几年已经开始澄清这些设备——要么MoS的潜在的设计₂或WSe₂渠道,与半金属接触,健壮,可制造的制造流程还没有出现。

引用

1. Luisier et al .,“采用基于二维半导体器件模拟:移动性,电流-电压特性,和接触电阻,“2016年IEEE国际电子设备会议(IEDM)、旧金山、钙、美国,2016年,页5.4.1-5.4.4,doi: 10.1109 / IEDM.2016.7838353。
2. c . j . Dorow et al .,“门长度扩展超越Si:单层二维通道场效应晶体管健壮的短沟道效应,“2022年国际电子设备会议(IEDM)、旧金山、钙、美国,2022年,页7.5.1-7.5.4,doi: 10.1109 / IEDM45625.2022.10019524。
3. 高性能双分子层WSe史等。。₂pFET记录id = 425μA /μm和通用汽车在μS = 100 / Vdsμm = 1 V通过直接增长和制造在二氧化矽基板上,“2022年国际电子设备会议(IEDM),旧金山,美国,2022年,页。7.1.1-7.1.4,doi: 10.1109 / IEDM45625.2022.10019404。
4. y y。钟et al .,“第一个棉酚Monolayer-MoS示范₂Nanosheet场效应电晶体与410年μaμm ID 1 v VD 40 nm门口长度,“2022年国际电子设备会议(IEDM),旧金山,美国,2022年,页。34.5.1-34.5.4,doi: 10.1109 / IEDM45625.2022.10019563。
5. 问:李、陈y, z . Wang et al . WSe的双极性传输行为₂晶体管及其模拟电路。NPG亚洲板牙10,703 - 712 (2018)。https://doi.org/10.1038/s41427 - 018 - 0062 - 1
6. y . t . et al .,挂着“pMOSFET CVD-grown二维半导体通道通过超薄fab-compatible垫片掺杂,“2022年国际电子设备会议(IEDM)、旧金山、钙、美国,2022年,页7.3.1-7.3.4,doi: 10.1109 / IEDM45625.2022.10019321。
7. 其子a.s.。高性能单层WSe周et al。。₂p / n场效应晶体管通过Antimony-Platinum调制技术对2 d CMOS电子产品接触,“2022年国际电子设备会议(IEDM),旧金山,美国,2022年,页。7.2.1-7.2.4,doi: 10.1109 / IEDM45625.2022.10019491。
8. - y。局域网,j .阿彭策尔和z陈电介质界面工程高性能单层MoS晶体管₂通过hBN界面层和Ta播种,“2022年国际电子设备会议(IEDM)、旧金山、钙、美国,2022年,页7.7.1-7.7.4,doi: 10.1109 / IEDM45625.2022.10019439。
9. t - e。李et al .,“近理想阈下摇摆单层金属氧化物半导体₂上平巷与缩放文本结束1纳米场效应电晶体,“2022年国际电子设备会议(IEDM)、旧金山、钙、美国,2022年,页7.4.1-7.4.4,doi: 10.1109 / IEDM45625.2022.10019552。