逆光刻发生了什么?

近10年前，该行业推出了一种潜在的颠覆性技术，称为反向光刻技术(ILT)。但ILT是领先于它的时代，导致行业推出该技术，并将其降级为面向利基的应用。

然而今天，随着半导体行业向7纳米甚至更远的方向发展，ILT又得到了新的关注。ILT不是下一代光刻(NGL)工具技术。相反，它属于计算光刻领域，并用于生产先进的光掩模．

ILT是新一代的十字线增强技术(RET)，可在光学和极紫外(EUV)光刻网。利用一个复杂的数学公式，ILT提高了一个过程的纬度和光刻工具的焦点深度。

最终，业界希望设计出“全芯片ILT掩模”，这涉及到所有层的技术集成，而不仅仅是用于网线上的一些孤立功能。全芯片ILT可能有助于缓解高级图形的限制，因为该技术可以实现IC设计中最困难的功能，如微小触点、切口和过孔。

今天，ILT被用于小众应用，主要用于掩模上的热点修复。但现在，业界终于朝着7纳米和/或5纳米先进IC设计的全芯片ILT掩模迈进了一步。

事实上，全芯片ILT的生态系统正在形成。EDA工具已准备好。但最大的突破发生在一个工具供应商最近推出了世界上第一个多波束掩模写入器，它承诺将全芯片ILT掩模的写入时间从几周缩短到几小时。

ILT的先驱庞林勇(Linyong“Leo”Pang)说:“这个行业已经完全改变了态度d2．“一开始，当我们引入ILT时，口罩行业持怀疑态度。然后，两年前，他们说:‘ILT来了。’这一次，所有人都说他们准备好了。”

可以肯定的是，全芯片ILT是一个关键的推动者。“ILT是另一个RET，”维韦克·辛格(Vivek Singh)说英特尔．“所以，这是一种针对布局音高的特定条件来锐化图像的技术。当你提高密度的时候效果会更好。当你试图制作像过孔这样的小特征时，它也会更好地工作。”

但实现全芯片ILT仍面临一些挑战。辛格说:“(挑战是)将这些口罩转化为可制造的口罩。”

为什么教师?
最初，ILT是20世纪80年代大学的研究课题。2007年，一家现已倒闭的公司打来电话发光技术推出了被认为是世界上第一个商业ILT产品。

ILT没有在面具上使用传统的矩形特征，而是使用了类似罗夏墨迹测试的微小而复杂的曲线图案。ILT与各种光刻技术相结合，如193nm浸泡，定向自组装(DSA)和EUV。

“ILT的想法很简单，”D2S的Pang说，他曾在2004年至2014年期间担任Luminescent高管。“你知道你想要打印的东西。如果你能模拟扫描仪光学，那么你就能逆向计算出掩模上的内容。因此，这将为你提供模式保真度和最佳加工窗口。”

在2000年代中后期，对ILT的需求非常迫切。那时，光刻技术工具在光波以外的地方制作芯片图案。衍射和其他问题正在成为光刻和掩模的障碍。

掩模是IC供应链的关键部分。芯片制造商设计IC，然后将其转换为文件格式。然后，基于该格式开发了掩模。

基本上，掩模是给定IC设计的主模板。在一个掩模被开发出来之后，它被运送到晶圆厂。掩模放置在光刻扫描仪中。扫描仪通过掩模投射光线，掩模使图像在晶圆上形成图案。

当一束光通过扫描仪到达掩模时，就会发生衍射。光波向外扩散，有时还伴有干涉。因此，模式可能变得模糊或丢失。

为了解决衍射问题，掩模制造商在掩模上使用了各种ret。一种RET，称为光学接近校正(OPC)，用于修改掩模图案，以提高晶圆上的印刷适性。OPC在掩模上使用微小的子分辨率辅助功能(sraf)或类似装饰的形状。

那时，OPC特性在每个节点上变得越来越小，越来越复杂。因此，电子束掩模编写工具需要更长的时间来绘制掩模，从而影响掩模的周转时间和成本。

同时，为了解决这些问题，Luminescent在2007年提出了45nm和32nm节点的ILT。ILT超越了OPC。OPC会扰乱掩模的图案，使掩模制造商能够打印他们想要打印的东西。

相比之下，对于ILT，您需要在晶圆上打印图案。然后，你制定目标模式和模型扫描器光学和电阻。最后，反向计算所需的掩码模式。

然而，ILT在启动时还没有准备好。首先，ILT掩码的写入时间太长，开销太大。“基本上，我们的想法是提高分辨率，”庞回忆道。不过，在45nm工艺中，采用了浸没工艺。这实际上推迟了对ILT的需求。”

结果，ILT被淘汰了，至少在主流应用中是这样。总而言之，OPC成为100nm及以下掩模的标准RET技术。如今，芯片制造商将OPC用于前沿掩模。

在这些事件之后，Synopsys对此2012年从Luminescent公司收购了计算光刻技术。从那时起，Synopsys一直在销售来自这次收购的ILT产品。该产品被称为Proteus ILT。

2014年，KLA-Tencor从Luminescent公司获得检测/计量技术，该公司已不存在。

一般来说，ILT用于掩模上的热点修复。但直到最近，业界普遍避免全芯片ilt -这是完全不切实际的。KLA-Tencor公司的产品营销总监Mark Wylie表示:“今天，你可以使用现有的VSB(可变形状光束)电子束编码器，用ILT制作一个掩模，但这需要非常长的时间。”“一个典型的口罩的编写时间可能是8、12或24小时。对于ILT，我听说可能需要更长时间，比如长达5天。它变得非常笨拙。这就是为什么它不是主流。”

ILT准备好了吗?
然而，ILT再次升温，这是有充分理由的。前沿掩模正变得过于复杂和昂贵。多模式提高了掩模的复杂度。而且迫切需要在口罩上打印更小的特征和更复杂的形状。

还有其他因素。例如，在28nm及以上，光学掩模上的特征和形状更加简单和矩形。从20nm开始，形状开始向更复杂和曲线的特征移动。

由于掩模的复杂性，自2011年以来，掩模的写入时间每年增加约25%。这反过来又影响了周转时间和成本。

幸运的是，这个行业还有希望。最近，IMS纳米制造公司推出了世界上第一个商用多光束掩模器。该系统配备了262,144束光束，只需10小时就可以编写一个复杂的光学掩模，而传统的VSB工具需要30小时。

NuFlare也在开发一个多波束掩模写入工具。这项技术之所以重要，有几个原因。首先，它可以减少光学和EUV掩模的写入时间。其次，它还可以缩短全芯片ILT掩模的写入时间，从而使ILT成为现实。

IMS首席执行官埃尔马尔•普拉兹古默(Elmar Platzgummer)表示:“我们所构建的多波束写入器将使ILT、积极的OPC和像素化掩模变得更加复杂。”“所有这些事情都已经调查过了。但通常情况下，它没有被采用，因为写入时间不支持任何合理的口罩制造。”

图1:掩模图案复杂度的增加。来源:IMS纳米结构。

今天的eBeam编写掩码的工具在精确定义的位置上使用可变形状的矩形镜头。通过使用大小矩形的曼哈顿方向，任何合理形状的电路元件都可以绘制出来。使用VSB工具，面具制造商可以图案曲线和ilt一样的形状。然而，这需要大量的镜头。每一个都要花很长时间。

为了解决这个问题，业界想出了一个解决方案——重叠拍摄。因此，VSB工具可以用更少的镜头编写复杂的曲线模式。最终，你需要多波束掩模写入器。多波束是一组波束。它基本上可以用像素来写，可以拍摄角度分明的镜头，这使它成为ILT的理想选择。不管你写什么类型的形状。写入时间是常数。

除了多波束掩模写入器，业界还需要EDA工具来实现ILT。如今，Mentor Graphics和Synopsys也在销售基于ilt的工具。

一旦ILT面罩被开发出来，它们必须被检查。为此，KLA-Tencor最近推出了两款193nm光学掩模检测系统，用于10nm和7nm。KLA-Tencor的Wylie说:“这是开发这些检测系统的驱动因素之一。“这使我们能够检查和启用ILT。”

虽然生态系统正在逐步到位，但仍存在一些重大问题。行业会开发全芯片ILT掩模吗?如果有，是什么时候?好处和挑战是什么?

一般来说，业界希望实现7纳米的全芯片ILT掩模。但这一切都取决于掩模制造商是否会将IMS的多波束掩模写入工具用于7nm工艺的生产。否则，全芯片ILT可能会滑向5nm。

无论如何，全芯片ILT的好处是显而易见的。“扫描仪上的处理窗口变得非常狭窄。根据设备的不同，对焦深度可能在50nm到60nm之间，”KLA-Tencor的Wylie说。“ILT带来的好处是，它将为你提供大约5%到10%的加工自由度，这取决于你想要确定的层类型和几何形状。”

在设备方面，全芯片ILT是先进设计中的触点，切割和过孔的理想选择。“并非每一层都需要ILT。如果你做一个线条/空间层，你不需要ILT。但对于接触和通过层，它可以用OPC或ILT来完成，”D2S的Pang说。“(使用ILT)你可以选择更小的音高。所以芯片的密度会更大。这将为你的设计规则提供更多空间。”

所以芯片制造商想要小触点，但随着尺寸的增大，触点会变得更小。“你开始看到衍射模式，”庞说。“然后，在晶圆平面上，这个点变得模糊了。然后，你还会看到干涉环。”

基本上，ILT在蒙版平面上创建了额外的图案。他说:“这基本上会尽可能地减轻光环或使它们消失。”

由于这个原因，ILT对于多模式也是理想的。但是ILT能解决掩模制造商和平版印刷工人的所有问题吗?“与其说这是一种范式转变，不如说这是多年计算光刻技术研发的延续，”英特尔首席技术官戴维•弗里德(David Fried)表示Coventor．“基于规则的OPC很久以前就开始了这一趋势。然后，我们进展到基于模型的OPC和源掩码优化。这些步骤中的每一步都提高了图案的保真度，我们能够实现与给定的光刻工具。ILT应该扩展193i处理2D模式复杂性问题的能力。然而，它不会提高193i的基本1D最小音高能力。”

除此之外，即使使用多波束掩模编写器，ILT仍面临一些重大挑战。“掩码的复杂性和运行时间是ILT采用的两个最大障碍，”ibm硅工程集团的技术营销总监乔治·贝利(George Bailey)说Synopsys对此．“所以这就是为什么我们的客户采用每个节点都越来越复杂的解决方案。我们的客户有几种方法来最小化掩码复杂性和运行时间，同时最大化他们的进程窗口。例如，他们可以选择一个本地化的应用程序，如单元级优化或热点修复，但他们也可以通过选择高效的自由形式掩码或更传统的曼哈顿掩码来控制掩码的复杂性。很明显，随着多波束掩模写入器的引入，掩模复杂性不再是一个问题，这是一些Proteus ILT客户正在考虑的一个选项。”

图2:ILT共聚焦深度增加了43nm。来源:Synopsys对此。

还有其他问题。该公司的产品经理Ingo Bork说:“全芯片ILT已经可以用于多核逻辑芯片或存储芯片等高度分层的设计导师图形．

“多波束掩模写入器旨在从写入时间中解耦数据复杂性，”Bork说。“从EDA供应商的角度来看，我看到MPC的使用可能存在局限性。小特征的选择性剂量分配是一种非常强大的方法，可以推动VSB写入器上的掩模的分辨率限制和CD均匀性，并用于我们所说的基于剂量的MPC。应用基于剂量的MPC并包括所有校正，一个小的孤立特征很容易需要大嵌套特征的4倍剂量。”

在VSB写入器上，这不是问题，因为使用高动态剂量范围对掩模写入时间没有很大影响。Bork说:“多波束写入器的情况并非如此，在多波束写入器中，使用的最高剂量水平与整个掩模的写入时间成正比，即使只对选定的特征需要这种高剂量水平。”“另一方面，多波束写入器被认为具有足够高的波束电流密度，可以使用低灵敏度、高分辨率、非化学放大的电阻。这可能会减少化学放大抗药固有的随机效应的影响，这反过来又会减少选择性剂量分配的需要。”

EUV和ILT?
与此同时，在7纳米技术上，行业正朝着两个方向发展。一些芯片制造商将把193nm浸泡和多重制模工艺扩展到7nm，而另一些制造商则希望插入EUV。基于13.5nm波长技术，EUV有望简化图案流程，从而减少掩模数量。

但EUV仍未投产。电源、电阻和屏蔽基础设施存在持续的问题。

因此，有些不会在7nm处插入EUV。该公司首席技术官加里•巴顿表示:“我们的第一款7nm工艺将基于光刻技术，我们有向EUV技术迁移的路径。GlobalFoundries在最近的一次活动上。“我们在EUV上押注，但我们不(计划将其插入)在7nm上。根据我们客户的时间表，这将是一个严重的错误。”

其他人确实希望在7纳米处插入EUV。利用光刻技术和多模式技术，预计在7nm工艺下掩模数量将达到约80至85层，而在16nm/14nm工艺下为60层。"我们认为可能有一两家公司能负担得起这项(7纳米)技术，"该公司代工营销高级总监Kelvin Low表示三星．

但如果EUV确实发生在7nm，该技术仍然需要多种模式方案。“我们认为EUV和多图案是互补的，”Harmeet Singh说，该公司的电介质蚀刻产品副总裁林的研究．“无论何时引入EUV，多模式都将有助于实现它。”

与此同时，EUV掩模将需要复杂的sraf和ILT。Synopsys的Bailey说:“ILT技术实际上是EUV的补充，因为最初的硬件是低数值孔径(NA)的。”“由于低na成像造成的分辨率损失可以用ILT抵消，我们知道正在对这一确切应用进行研究。另一件需要考虑的事情是，EUV只会在成本节省最好的层上使用，例如四层到双层。但其他层将利用ArF扫描仪，其中ILT可以将双图案层减少为单图案层。这种层数减少是目前ILT常用的使用模型。”

当然，全芯片ILT掩模是复杂的。对大多数人来说可能太贵了。不过，全芯片ILT还是有机会的，至少这次是这样。

有关的故事
部署多波束掩模写入器
多波束市场升温
执行洞察:Aki Fujimura