堆叠的纳米片晶体管有望将硅的统治延长到finFET时代之后。
关于2D材料取代硅的传言似乎还为时过早。
虽然2D半导体已经成为潜在的继任者，但尚不清楚这种情况何时甚至是否会发生。正如Imec量子和探索性计算主管尤利安娜·拉杜(Imec)所观察到的，硅的“末日”之前已经被预测过很多次。目前尚不清楚2D半导体何时需要准备就绪。
事实上，将最近VLSI研讨会上展示的2D半导体结果与最新的硅纳米片发展进行比较，就会强调2D材料还有多远的路要走。
迄今为止，最好的2D半导体器件依赖于层转移技术。在单独的衬底上生长过渡金属二卤代化物(TMD)层允许使用比预制底栅所能承受的温度高得多的温度。作为讨论了然而，以前，TMD薄膜倾向于从多个成核位点生长，可能具有不同的取向。缺陷和晶界在初始岛合并时形成。
在这个早期阶段，很难说哪种方法，甚至什么材料，最终会占上风。EMD电子公司的技术人员拉维·坎乔利亚指出金属而且“肾上腺脑白质退化症”，这两种最常用的沉积技术，各有优缺点。MOCVD往往需要较高的沉积温度，但也可以生产更高纯度的材料。另一方面，ALD薄膜的逐层生长可以使用较低的温度，并可能获得更好的一致性。
在任何一种情况下，在制造中采用一种材料不仅仅取决于材料的基本特性。拟议材料的前体是否可大规模生产?它们是否足够稳定，可以安全搬运和运输?
在硫元素中，EMD电子公司2D材料项目的技术人员迈克尔·米勒(Michael Miller)说，硫的反应性最低，其次是硒，然后是碲。硫也是几个数量级更丰富比碲和硒都要多。
像硅纳米片一样，2D纳米片预计需要多个通道层来携带足够的电流。直接沉积和层转移方法都涉及每个层的多个工艺步骤，每个步骤都会增加晶圆成本。WS2拉杜说，它很有吸引力，部分原因是它似乎比MoS2以更少的设备层提供相同的总电流。
英特尔公司的chelsea Dorow及其同事证明了WS的选择性CVD生长2，使用图案WOx种子提供模板。与试图在300毫米晶圆的整个表面沉积连续薄膜相比，选择性生长可能提供了一种更简单的制备器件质量材料的途径。
台湾国立阳明交通大学的林志平(Chih-Pin Lin)及其同事认为，固相外延可能提供气相沉积方法的另一种选择。在多层堆栈中，需要在存放下一层的同时保护一层，这增加了复杂性，并减少了可用的进程空间。这个小组通过共溅射金属和硫根，然后是盖层来消除这个问题。在放置了任意数量的“三明治”之后，他们立即对整个堆栈进行了退火。
会议上介绍的工作重点是MoTe2材料，这是吸引人的，因为形成第二晶体层比其他tmd在能量上更不利。他们希望这种方法也适用于其他材料。
材料沉积成功后的下一步是掺杂。虽然注入电流的极性可用于控制2D器件的极性，但实际电路将需要使用掺杂、接触金属或两者的组合。英特尔集团使用铝在同一过程中生产了NMOS和PMOS WSe器件2O3.作为NMOS和HfO的栅极介质2管理办公室。
最后，触点是实际晶体管的第三个关键要求。正是因为二维材料没有悬浮表面键，在半导体和金属之间创建导电合金(如金属硅化物)等标准接触方法是不可用的。相反，正如麻省理工学院(MIT)的沈品春(Pin-Chun Shen)及其同事在最近的一份报告中解释的那样，金属的功函数扰乱了半导体带结构。这些金属诱导的间隙态(MIGS)导致费米能级固定，并在金属和半导体之间引入了能量势垒。
这个由麻省理工学院、台积电和其他几所大学合作的小组在界面处沉积了半金属铋。铋在界面上占据价带态，阻止了mig的形成，从而形成低电阻接触。虽然Radu说这是一个重要的结果，但铋的熔化温度只有271ºC。可制造的工艺可能需要使用铋合金来代替。
从长远来看，2D半导体还有很长的路要走。当硅纳米片正在优化潜在的制造工艺时，TMD半导体研究人员仍在回答有关薄膜制造和接触形成的基本问题。然而，随着晶体管的不断缩小，对通道的要求越来越薄，2D材料的机会最终会到来。
相关的
堆叠纳米片和叉车fet
下一代晶体管将继续使用硅，但栅极结构和工艺将发生变化。
采用2D半导体的更薄通道
随着未来节点上制造挑战的增加，对新材料的研究也在蓬勃发展。
晶体管和集成电路架构的未来
计算能力越强越好。但是去那里最好的方法是什么?
3nm/2nm技术的竞争越来越不均衡
对定制的重视，更多的包装选择，以及不断上升的规模成本正在改变整个行业的动态。
Imec的持续扩张计划
EUV和新晶体管类型的前进道路需要达到1nm。
|
|
|
|
|
|
|
|
|
|
在不牺牲接触电阻的情况下，亚阈值斜率需要有根本性的改善，同时变异性也需要有根本性的改善，才能使任何新的静电驱动的新型MOS材料与硅相比变得可行。2D半导体可能会实现这一目标，它们也可能有助于降低高度轮廓，以帮助减少寄生RC，但如果不同时克服这些挑战，我们就需要找到一种不需要充电和放电节点到0.5V的新型设备。