从原子到系统的芯片建模

硬件设计的复杂性正在蔓延到其他学科，包括软件、制造和新材料，为如何在多个抽象级别上对更多数据建模带来了问题。

在设计的特定阶段使用哪个抽象级别、何时使用它以及包含哪些数据，这些都是越来越大的挑战。随着越来越多的设备被集成到更大的系统中，随着设计流程中越来越多的步骤左右移动，在每个新节点上，这些决策变得越来越困难。

“在电子设计领域，香料模拟环境最适合晶体管级设计，也许可以扩展到基本逻辑构建块的复杂性，”治之软件．“但对于SoC设计，可能有数十亿个晶体管，需要在抽象上进行不同的跳跃。例如，有一个门级边界，它构成了处理器更复杂结构的RTL设计的基础。”

创建一个适用于硬件和软件团队的可执行指令集模型对于设计击中市场窗口至关重要。通过使用带有步进-比较方法的黄金参考模型，验证可以在指令边界完成，并配置在UVM用于异步事件和调试的SystemVerilog测试平台。但这也正变得越来越难以实现。

“它成为动态参考，并可以成为整个系统模拟的核心，作为虚拟平台或虚拟原型，”Davidmann说。“随着多核设计成为主流，拥有数百或数千个核，同样的挑战可以看到在抽象、精度和容量之间找到理想的平衡。这是模拟的关键要求。但是什么级别的建模能为设计师提供最有用的参考呢?有了仿真技术，就有可能用指令精确的模型来模拟完整的设计，以供程序员对整个系统的看法。对于在基于云的环境中开发的AI或ML应用程序，已经完成了大量的分析和调优。今天,硬件/软件合作设计正变得越来越像软件驱动的硬件结构分析，具有对大型数据集和现实情况的完整模拟。”

划分设计会有帮助，把它分成更容易管理的部分。关键是要知道什么时候该分什么。他说:“将处理器阵列配置为AI/ML硬件加速器可以在顶层设计和关键子系统之间进行拆分。”“通常，关键算法将被划分为一个处理元素，例如，两到五个CPU核心加上硬件引擎，如RISC-V Vector Extensions或Arm SVE2。反过来，这个处理元素将在设计中被复制上万次。虚拟平台为第一级权衡分析和开发提供了必要的抽象。这导致了单个RISC-V核心的验证参考模型，以及用于软件开发的完整SoC模型。就像之前抽象中的门级边界一样，指令精确边界将硬件和软件团队团结在一起，并且是后摩尔定律时代人工智能和机器学习异构多核计算平台下一层抽象的自然基础。”

这不仅仅局限于单个芯片。考虑设计5克用于连接汽车、雷达和半导体技术的无线系统。这些系统不断被推动以更高的频率运行，导致不同组件的包装密度相应增加，并要求更复杂的包装。

“设计师必须越来越多地关注物理，即电路各部分之间的更强耦合所引起的电磁(EM)效应，以及由组件密度引起的热问题，”微软系统分析和产品营销组总监Sherry Hess说节奏．

图01:刚性-柔性PCB的三维建模。由于3D设计的复杂性，刚性-挠性pcb的电磁分析一直具有挑战性。来源:节奏

这些系统的电气性能往往会随着速度的提高和布局密度的增加而下降，因此电磁仿真对于设计人员建模和控制系统内的信号、电源和热完整性问题至关重要。Hess说:“随着系统中的各个组件相互作用，问题的规模也在增加，模拟器必须能够跟上步伐，处理更大更复杂的设计。”“这导致了最近对并行工作分配的重视，以及对云计算的兴趣。”

这意味着电磁模拟器必须能够处理涉及多种技术的大型系统，例如插入器上的倒装芯片。热模拟对于这些系统也是至关重要的。组件的速度和密度的增加要求主动电路产生的额外热量通过系统有效地消散，例如，这对封装设计师提出了挑战。

图02:由于相互关联的电效应和热效应，热分析更加复杂。来源:节奏

Hess表示:“随着对EM耦合和散热等物理问题建模需求的增长，电子设计自动化(EDA)软件必须满足对改进模拟器的需求所带来的挑战。”“用户友好的设计环境还需要提供一个有效的前后端互操作的工作流程。这使设计人员能够有效地在各种仿真工具和环境之间切换，并与其他团队共享结果，以实现在终端市场获胜的高性能电子系统。”

重叠的挑战
不过，还有更多的部件需要组合在一起，并优化所有部件，使其在预期的生命周期内正常工作，这仍然是一个挑战。

“用更小的几何图形，刚果民主共和国可以在局部水平上完成，例如晶体管或标准电池水平，”夫琅和费IIS自适应系统工程部．“在这种情况下，它需要更多的验证时间，但它可以用经典的方式处理——在工具中扩展DRC规则。但在最新的节点中，电力/地面问题是一个全球性问题。”

每增加一个节点，电源电压就会降低。这反过来又减少了电压下降的净空空间。他说，地点A的功耗可能意味着地点B的电压传输与地点A的位置不同。“这意味着这是一个全球效应，在最新的节点上需要大量考虑。它还需要更多的设计工具支持，从分析每个标准单元或区域的使用功率到模拟整个电网，提取寄生。”

原子尺度建模
功能的缩小和复杂性的增加也在侵蚀设计和制造之间的界限。因此，设计团队现在需要考虑不同材料和结构的影响，有效地将它们推进相同的原子级建模，铸造厂和材料科学家们在过去十年的大部分时间里一直在努力解决这一问题。

“大约五到七年前，当许多半导体公司开始更密切地关注材料，开始进行材料创新和材料工程时，我们开始思考需要什么来转向寻径，”英特尔研发副总裁Terry Ma说Synopsys对此．“我们依靠一些硅数据来校准我们的模型，但当你探索新材料和新设备时，没有硅数据。”

这就是原子尺度建模发挥作用的地方。它可以用来生成材料的属性和特性，这些特性可以输入到TCAD中，这样工程团队就可以开发新模型或为新材料校准现有模型。

“我们的想法是，我们从原子级别到设备级别，然后是细胞级别，”Ma说。“TCAD通常是几个晶体管的特性，但当我们扩展到我们所说的DTCO(设计技术协同优化)时，我们不再仅仅依赖单个晶体管。我们从SRAM单元开始，然后是触发器，然后是I/O，试图理解单元级别的特性，以了解对技术和设计的影响，反之亦然。现在我们将进入块级别，这意味着我们可以连接到地点和路线，多库设计等等。原子尺度建模是帮助工程团队探索新选项和新材料的关键。”

扩大规模也增加了一些不同寻常的障碍。Synopsys TCAD总监罗纳德•古尔表示:“我们正在从各个方面进行扩展。“我们正在调整分层厚度。所以突然很多物质参数都改变了。一个晶体块单元有它自己的属性，你可以将它们一直插入到块级或SPICE级。但如果你把它做得很小，那么各层之间的相互作用就会改变材料的行为。所以缩放实际上会改变材料的特性，我们需要捕捉到这一点。”

这也产生了对不同材料的需求。“在互连中，我们需要更高k的介质，更低k的介质，我们需要理解为什么非常细的电线开始具有高电阻。我们花了很多精力来进行舱门的缩放，获得物理上的理解，然后将其反馈到整个过程中。这是原子尺度建模的一个非常重要的方面，除了能够真正推动下一级设备的研发之外。”

材料属性对逻辑和记忆都有影响。“我们开始在逻辑上解决这个问题，但内存行业也开始关注新兴问题和发挥作用的新材料，”Ma说。“即使是电力应用也面临着新的挑战。对于宽带隙材料，其行为与硅略有不同。对于电源来说，特别是当你想要达到非常高的电压时，碳化硅和氮化镓有数千伏。除此之外，现在人们正将氧化镓视为另一种新材料。这些都不是单一的材料。它们是复合材料，可以让你看到更高的电压。因此，半导体行业的材料建模不仅适用于逻辑或内存，还适用于电源。”

传统上，TCAD小组会在设计过程的后期参与。这种情况正在发生变化，这反过来又对哪些团队与数据进行交互以及何时进行交互产生影响。

“当我们与idm或代工厂交谈时，他们有DTCO -过去被称为DFM，现在也被称为硅使能，”Ma说。“这些团队负责研究，‘如果我使用这项技术，设计将如何适应这项技术?制造商需要确保这项技术可以适用于多种设计。通过早期的探索，他们可以看到是否需要做出改变来调整阈值，以及他们需要为特定的客户做什么。当设计出现时，他们希望确保设计有效——不是在生产阶段，而是在试点和风险生产运行期间等等。”

缩放过程中出现的另一个挑战是边缘放置错误，这在过去是设计团队很少担心的问题。但是，随着公差的收紧和边际的缩小，这类问题进一步向左转，而工具则进一步向右延伸。此外，由于公差更严格，正在开发的模型需要更准确。

Calibre产品管理组高级产品经理Germain Fenger说:“两个节点前还可以接受的一些东西现在已经不能接受了，你的模型必须跟上不断进步的规范。西门子EDA．“特别是在光刻工艺中，每几个节点我们都必须集中精力在抗蚀剂工艺上，这可能是光刻工艺中建模方面最大的组成部分。当实际的光刻工具有了新的进展时，我们需要将这些变化整合到光刻系统中。搬到EUV，以及随后转向高na EUV，这两者都与我们传统的光学光刻建模有很大的不同。我们需要在这些模型中解释一些新的影响，这些影响在旧的光刻系统中并不那么重要。”

Fenger指出了2nm节点的两个重要驱动因素——蚀刻建模和曲线光学接近校正。“在光刻工艺完成后，我们将其转移到底层胶片上，这有其自身的接近效应，我们需要考虑。2纳米制程的另一个新挑战是曲线OPC。当您转向曲线OPC时，这与建模Manhattan形状有很大的不同。现在我们必须为所有有角度的形状建模，所以我们不得不重新考虑我们在光刻模拟器中使用的3D掩模模型来处理这些新的有角度的形状。这有两个方面。其一是准确性。另一个是运行时。当你包括所有的角度形状时，你实际上是在增加一个给定后OPC设计的边数，因为一个东西被定义为四条边，现在可能被定义为100条或更多。过去我们不关心的事情，现在我们不得不重新考虑，因为它们太慢了。 So a lot of effort is going into both the accuracy and the runtime aspects of curvilinear masks.”

图1:在每个新节点蚀刻建模挑战。来源:西门子EDA

结论
传统的设计界限正在变得模糊，使得平衡各种因素和优化设计变得越来越困难。

Synopsys的Ma说，第一个挑战是确保物理是正确的。“这是关于真正的连接，允许多尺度模拟和快速的周转时间，所以你不必等待三个月来确定它是否有效，而是在一两周内就能知道。作为这一目标的一部分，我们正在拥抱机器学习能力，不断推动物理学的极限。你需要确保你不会为了获得更大的规模而牺牲很多精度。”

实际上，所有东西都必须在非常狭小的空间里协同工作。“你引入更多的单个原子，你会看到它们是如何影响整个行为的，”古尔说。“然后需要将其抽象到设备级别，到单元级别。越来越多地，您需要将这些链接从一个级别保持到下一个级别，这样您就可以实际做出在系统级别上有效的预测。这是一件很难做到的事情。”

当涉及到让多尺度模拟运行得更快时，这不仅仅是为物理模型提供参数。他说:“现在如果你使用一种全新的材料，比如氧化镓，这些模型的开发速度太慢了。”“所以我们需要找到从原子尺度上抽象模型的方法，我们需要一个物理知情的机器学习模型，它可以做同样的事情。它保留了物理特性，但速度更快。然后我们试着扩大规模，加速多尺度的建立，这样我们在其中一个层面上开发一个全新的模型之前，仍然有足够的有效物理。”

更复杂的是，模型需要从原子级扩展到系统级，并且它们需要跨设计流程工作，包括硬件和软件，甚至进入制造。“这是一个很难的问题，但这是用户今天想要的，”Gull说。“当他们需要决定是否在流程中添加钌时，他们需要了解这对PPA电容最终意味着什么，以及引入钌的成本是否超过了所获得的性能。他们做了这个练习从在这个小空间里形成金属一直到它在系统层面上意味着什么。这些都是SoC工程团队在试图对重大变化做出决策时需要问的问题，比如改变后端的一个元素。”