中文 英语

从原子到系统的芯片建模

由于芯片与软件在封装和系统中的集成度越来越高,集成电路行业正在努力模糊不同学科之间的界限。

受欢迎程度

硬件设计的复杂性正蔓延到其他学科,包括软件、制造和新材料,从而产生了如何在多个抽象层次上建模更多数据的问题。

围绕设计的特定阶段使用哪个抽象级别、何时使用以及包含哪些数据,挑战越来越大。随着越来越多的设备集成到更大的系统中,以及设计流程中越来越多的步骤左右移动,这些决策在每个新节点都变得越来越困难。

“在电子设计方面,香料是最适合晶体管级设计的模拟环境,也许可以扩展到基本逻辑构建块的复杂性,”该公司首席执行官西蒙·戴维曼(Simon Davidmann)说Imperas软件. “但对于SoC设计来说,可能需要数十亿个晶体管,需要在抽象上进行不同的跳跃。例如,门级边界构成了处理器更复杂结构的RTL设计基础。”

创建一个既适用于硬件团队又适用于软件团队的可执行指令集模型对于一个设计能否进入市场窗口至关重要。通过使用黄金参考模型和分步比较方法,可以在指令边界进行验证,并在UVMSystemVerilog测试台用于异步事件和调试。但这也越来越难实现。

“它成为动态参考,可以成为整个系统模拟的核心,作为一个虚拟平台或虚拟原型,”Davidmann说。“随着多核设计成为主流,有数百或数千个核,同样的挑战可以看到,在抽象的准确性和容量之间找到理想的平衡。这是仿真的关键要求。但是,什么样的建模水平对设计师最有用呢?有了仿真技术,就可以用指令精确的模型来模拟整个系统的设计。对于在基于云的环境中开发的AI或ML应用程序,已经完成了大量的分析和调优。今天,软硬件协同设计越来越成为一种软件驱动的硬件结构分析,完全模拟大型数据集和真实情况。”

将设计划分为更易于管理的部分会有所帮助。关键是知道什么时候该分割。他说:“将一系列处理器配置为AI/ML硬件加速器可以在顶层设计和关键子系统之间进行分割。”“通常,关键算法将被划分到一个处理元素,例如,2到5个CPU核加上硬件引擎,如RISC-V Vector Extensions或Arm SVE2。反过来,这个处理元素将在设计中被复制数万次。虚拟平台为权衡分析和开发的第一级提供了必要的抽象。这导致了单个RISC-V核的验证参考模型,以及用于软件开发的SoC的完整模型。就像之前抽象的门级边界一样,指令精确边界将硬件和软件团队团结在一起,是这个后摩尔定律时代人工智能和ML异构多核计算平台下下一层次抽象的自然基础。”

这不仅仅局限于单个芯片。考虑设计5G用于连接汽车、雷达和半导体技术的无线系统。这些系统不断被推动以更高的频率运行,导致不同组件的封装密度相应增加和更复杂的封装要求。

“越来越多的设计师必须关注物理,即电路各部分之间更强耦合引起的电磁(EM)效应,以及元件密度引起的热问题,”Sherry Hess说,他是负责系统分析和结论的产品营销集团总监节奏

图01:刚-柔PCB的3D建模。由于3D设计的复杂性,刚柔PCB的电磁分析历来具有挑战性。资料来源:Cadence

这些系统的电气性能通常会随着速度的提高和布局变得更加密集而降低,这使得EM模拟对于设计人员建模和控制系统内的信号、功率和热完整性问题至关重要。Hess说:“随着系统中各个组件之间的相互作用,问题的规模会增加,模拟器必须能够跟上进度,处理更大、更复杂的设计。”。“这导致了最近对并行作业分配的重视以及对基于云计算的兴趣。”

这意味着电磁模拟器必须能够处理涉及多种技术的大型系统,如插入器上的倒装芯片。热模拟对这些系统也至关重要。组件的速度和密度的增加要求有源电路产生的额外热量能够通过系统有效地消散,这对封装设计师来说是一个挑战。

图02:热分析更为复杂,电气和热效应相互关联。来源:Cadence

赫斯说:“随着对电磁耦合和散热等物理问题建模需求的增长,电子设计自动化(EDA)软件必须满足改进模拟器的需求所带来的挑战。”。“还需要一个用户友好的设计环境,以提供高效的前端到后端互操作工作流。这使设计师能够在各种模拟工具和环境之间高效切换,并与其他团队共享结果,以实现在最终市场上获胜的高性能电子系统。”

重叠的挑战
尽管如此,还有更多的部件需要组合,优化所有部件,使其在整个预期寿命内都能正常工作,仍然是一项挑战。

“小的几何图形,刚果民主共和国例如,晶体管或标准电池级。弗劳恩霍夫学院自适应系统工程分部.“在这种情况下,它需要更多的验证时间,但可以通过在工具中扩展DRC规则的传统方式来处理。但在最新的节点中,电力/地面问题是一个全球性问题。”

每增加一个新节点,供电电压就会降低。这反过来又减少了电压下降的净空。他说,A处的功耗可以暗示B处的电压传递位置与A处不同。“这意味着这是一个全局效应,需要在最新节点中进行大量考虑。它还需要在设计工具上提供更多支持,从分析每个标准单元或区域的使用功率开始,一直到用提取的寄生物质模拟整个电网。”

原子尺度模拟
缩小的功能和更复杂的设计也正在侵蚀设计和制造之间的界限。因此,设计团队现在需要考虑不同材料和结构的影响,有效地推动他们进入同一种原子水平模型,铸造厂和材料科学家在过去十年中一直在努力奋斗。

“大约五到七年前,当许多半导体公司开始更仔细地研究材料,并开始进行材料创新和材料工程时,我们开始考虑需要做些什么来转向探索,”美国半导体公司研发副总裁Terry Ma说新思科技.“我们依赖一些硅数据来校准我们的模型,但当你在探索新材料和新设备时,就没有硅数据了。”

这就是原子级建模发挥作用的地方。它可用于生成可输入TCAD的材料特性和特征,以便工程团队可以开发新模型或校准新材料的现有模型。

“我们的想法是从原子尺度到设备层面,再到电池层面,”Ma说。“TCAD通常是几个晶体管的特性,但当我们扩展到我们所谓的DTCO(设计技术协同优化)时,我们不再仅仅依靠单个晶体管。我们从SRAM单元开始,然后到触发器,再到I/O,试图理解单元水平的特性,以便看到对技术和设计的影响,反之亦然。现在我们将进入区块层,这意味着我们可以连接到地点和路线、多库设计等。原子尺度的建模是帮助工程团队探索新选项和新材料的关键。”

扩展也增加了一些不寻常的障碍。Synopsys的TCAD主管罗纳德·海鸥(Ronald海鸥)说:“我们正在调整所有维度。”“我们正在调整分层厚度。所以突然间很多材料参数改变了。晶体体电池有自己的特性,您可以将它们全部插入到块级别或SPICE级别。但是如果你把它做得很小,层之间的相互作用就会改变材料的性能。所以缩放实际上会改变材料的属性,我们需要抓住这一点。”

它还创造了对不同材料的需求。“我们需要更高k的电介质,在互连中需要更低k的电介质,我们需要理解为什么非常细的电线开始有高电阻。在门的缩放过程中需要付出很多努力,获取物理理解,然后将其反馈到整个过程中。这是原子尺度建模的一个非常重要的方面,除了能够推动下一层次设备的研发之外。”

材料的特性影响逻辑和记忆。马化腾说:“我们开始从逻辑上解决这个问题,但存储行业也开始关注新出现的问题和新材料。”“即使是电力应用也面临着新的挑战。对于宽带隙材料,其性能与硅略有不同。对于电力,特别是当你想要获得非常高的电压时,有数千伏特的碳化硅和氮化镓。最重要的是,现在人们正在研究氧化镓作为另一种新材料。这些都不是单一的材料。它们是复合材料,可以让你看到更高的电压。因此,半导体行业的材料建模不仅适用于逻辑或内存,还适用于电源。”

传统上,TCAD小组会在设计过程的后期介入。这种情况正在发生变化,而这反过来又会影响到团队与数据进行交互的时间。

“当我们与IDM或铸造厂交谈时,他们有DTCO——过去被称为DFM,现在也被称为硅支持,”马说。“这些团队负责研究,‘如果我使用这项技术,设计将如何融入这项技术?’制造商需要确保这项技术能够适用于多种设计。通过早期探索,他们可以看到是否需要进行更改以调整阈值,例如,他们需要为特定设计做些什么客户。当设计进入市场时,他们希望确保设计有效——不是在生产过程中,而是在试生产和风险生产运行期间,等等。”

缩放带来的另一个挑战是边缘放置错误,这曾经是设计团队很少担心的问题。但随着公差的收紧和利润率的缩减,这类问题已经被推到了更远的左边,工具也被扩展到了更远的右边。此外,由于公差更严格,正在开发的模型需要更精确。

“两个节点之前可以接受的东西现在已经不可接受了,你的模型必须跟上不断发展的规范,”德国Calibre产品管理集团高级产品经理Germain Fenger说西门子EDA. “特别是在光刻工艺中,每隔几个节点,我们就必须将大量精力集中在抗蚀剂工艺上,而抗蚀剂工艺可能是光刻工艺中建模方面最大的组成部分。然后,当实际光刻工具出现新进展时,我们需要将这些变化纳入光刻系统中。移动到EUV,以及随后向高NA EUV的转移,都是对我们传统光学光刻模型的重大偏离。我们需要在这些模型中考虑新的影响,而这些影响在旧的光刻系统中并不重要。”

Fenger指出了2nm节点的两个重要驱动因素——蚀刻建模和曲线光学邻近校正。“在光刻工艺完成后,我们将其转移到底层胶片中,这具有我们需要考虑的自身邻近效应。2nm的另一个新挑战是曲线OPC。当你转向曲线OPC时,这与曼哈顿形状的建模有很大的不同。现在我们必须建模所有角度的形状,所以我们已经重新考虑了我们在光刻模拟器中用来处理这些新的全角度形状的3D掩模模型。这有两个方面。一个是精度。另一个是运行时间。当你包括所有角度形状时,你实际上是在将给定的后OPC设计的边数增加一个数量级,因为g是由四条边定义的,现在可能是由100条或更多条边定义的。过去很快的事情,我们不关心,现在我们不得不重新思考,因为它们太慢了。因此,我们在曲线遮罩的准确性和运行时方面投入了大量精力。”


图1:每个新节点的蚀刻建模挑战。资料来源:西门子EDA

结论
传统的设计界限越来越模糊,使得平衡各种因素和优化设计变得越来越困难。

《Synopsys》的马云说,第一个挑战是确保物理学是正确的。“这是关于真正的连接,允许多尺度模拟和快速周转时间,所以你不必等待3个月,以确定是否可行,而是在一周或两周内发现。作为其中的一部分,我们正在拥抱机器学习的能力,以不断推动物理的极限。你需要确保你不会为了更大的规模而牺牲太多的准确性。”

实际上,所有的东西都必须在非常狭窄的空间里一起工作。“你引入更多的单个原子,你就会看到它们是如何影响整个行为的,”海鸥说。“然后需要抽象到设备层面,到细胞层面。越来越多的情况下,您需要保持这些链接从一个级别到下一个级别,以便您可以在系统级别上进行有效的预测。这是一件很难做到的事情。”

要使多尺度模拟运行得更快,不仅仅是给物理模型提供参数。“现在,如果你使用一种全新的材料,比如氧化镓,这些模型的开发速度太慢了,”他说。“因此,我们需要找到从原子尺度上抽象模型的方法,我们转向一个物理信息机器学习模型,这个模型也可以做到这一点。它保留了物理信息,但速度要快得多。然后我们尝试扩展它,加速多尺度构建,这样我们在开发一个完整的新模型之前,仍然有足够的有效物理信息。”hese水平。”

为了使事情变得更复杂,模型需要从原子级扩展到系统级,并且它们需要跨设计流程(包括硬件和软件)工作,甚至进入制造业。“这是一个困难的问题,但这正是今天用户想要的,”鸥说。“当他们需要决定是否在流中添加钌时,他们需要了解这最终对PPA电容意味着什么,以及引入钌的成本是否超过获得的性能。他们做这个练习从在这个小空间里形成金属一直到它在系统层面上意味着什么。这些都是SoC工程团队在做出重大改变(如改变后端元素)决策时需要考虑的问题。”



1评论

简·霍普 说:

非常好的文章,谢谢。我很高兴知道
EDA在许多节点上的最小特性是28nm到3nm。就像我看到的底部布局。小于1nm吗?
?即使晶体管的线路和部件更大,也可以将其作为最小值使用。EDA中是否有任何数学可以在比实际芯片更小的计算尺寸上操作。

留下一个回复


(注意:此名称将公开显示)

Baidu