中文 英语

加快早期设计规则探索和物理验证


确保早期IC设计的物理验证实际上提高了IC设计和验证的生产力,这意味着让工程师能够专注于那些在早期设计中有效且关键的错误。Calibre nmDRC Recon功能提供了早期设计的选择性DRC,专注于真实的、相关的错误,忽略了产生意义的规则检查。»阅读更多

双栅环绕栅晶体管动态闪存(SGT)


摘要:“本文提出了一种超规模的存储设备,称为动态闪存(DFM)。使用双栅极环绕栅晶体管(SGT),可以实现无电容4F2电池。与DRAM[1]类似,需要刷新,但高速块刷新可以提高占空比。类似于Flash[2],“0”擦除,“1”程序和读取的三个基本操作是需要的…»阅读更多

从原子到系统的芯片建模


硬件设计的复杂性正在蔓延到其他学科,包括软件、制造和新材料,为如何在多个抽象级别上对更多数据建模带来了问题。在设计的特定阶段使用哪个抽象级别、何时使用它以及包含哪些数据,这些都是越来越大的挑战。每做一个决定都变得越来越困难。»阅读更多

优化工具集成是设计成功的关键


地点和路线(P&R)应用程序与片上系统(SoC)设计实现、分析和验证方法和工具的集合之间的关系一直是双向的。奖惩系统是设计实现的基础——它把虚拟变成现实。然而,它是用…»阅读更多

面向制造的设计最佳实践


制造问题是我们在电子行业看到保修退货和市场份额损失的主要原因之一。与设计相关的供应链故障和印刷电路板组装(PCBA)生产挑战等问题可能会对品牌声誉造成不可挽回的损害。因此,至关重要的是,公司有一个可制造性设计(DfM)协议…»阅读更多

使用Calibre nmLVS-Recon技术加快上市时间


有一件事是明确的:剥离越来越难,耗时也越来越长。作为不断增长的创新早期设计验证技术套件的一部分,Calibre nmLVS-Recon工具使设计团队能够快速检查脏的和不成熟的设计,从而更早、更快地发现和修复高影响电路错误,从而全面减少试产计划和上市时间。意图……»阅读更多

表征新兴存储器的短流量测试阵列的设计和测量要求


新兴的非易失性存储器对于嵌入式和存储类应用越来越有吸引力。后端集成存储单元的开发面临的挑战是学习周期长和晶圆成本高。我们提出了一种基于短流的描述内存阵列使用交叉点阵列的方法。通过详细的设计需求分析和可测试性分析,验证了该方法的可行性。»阅读更多

云中的EDA


西门子业务部门Mentor的Calibre物理验证产品营销总监Michael White分析了对7、5和3nm工艺不断增长的计算需求,为什么从安全性和容量的角度来看云技术越来越有吸引力,以及云技术和新型光刻技术将如何影响新芯片开发的成本和复杂性。»阅读更多

使用模式匹配和机器学习的快速LFD流程可以更快地交付更高产量的设计


光刻(litho)热点是晶圆上的缺陷,是在制造过程中由于系统工艺变化和分辨率增强技术(RET)的限制而产生的。岩石热点通常代表严重的良率影响因素,因此在制造之前检测和消除潜在的岩石热点对实现生产效率至关重要。»阅读更多

本周回顾:物联网,安全,汽车


产品/服务Mentor,西门子业务部门,宣布发布Valor软件新产品介绍设计制造技术的最后阶段,自动化印刷电路板设计评审。该公司已经将DFM技术集成到Xpedition软件布局应用程序中。动脉IP报道,东芝已经拿出了下一代先进的驱动器…»阅读更多

←老帖子
Baidu