中文 英语

标签:SystemVerilog

AI-Powered验证
通过布莱恩•贝利- 01年2022年6月,-评论:1

与功能验证消耗更多的时间和精力比设计,芯片行业观察每一个可能的方法是使验证过程更加有效和更有效率。人工智能(AI)和机器学习(ML)正在进行测试,看看它们能产生多大的影响。虽然有进步,但仍似乎只是接触问题的边缘…»阅读更多

建模从原子系统芯片
通过安Mutschler- 8月26日,2021 -评论:1

在硬件设计复杂性蔓延到其他学科,包括软件、制造业、和新材料,为如何创建问题模型更多的数据在多个抽象级别。挑战越来越围绕抽象级别用于一个特定阶段的设计,何时使用它,包括哪些数据。这些决定是在每个ne越来越困难……»阅读更多

要付出代价的
通过布莱恩•贝利——5月27日,2021 -评论:1

古老的智慧说你应该小心你要求什么,因为你可能会得到它。这肯定是真的在EDA多次在我的职业生涯,我确信这是今天仍然发生。有时候不是什么是想要的结果,或者价格高于预期。作为一个例子,考虑硬件描述语言(VHDL),是为了正确的语言Verilog的问题。probl之一……»阅读更多

尽早发现bug:动态代码修正设计和验证的效率
通过Kiran Vittal- 3月25日,2021 -评论:0

芯片设计和验证的关键原则是,必须找到bug和固定尽可能在开发过程的早期。人们常说,抓住一个错误在每个连续的项目阶段成本比率乘以10。错误,逃避硅验证和使他们的方式非常昂贵和耗时的修复。理想是捕捉尽可能多的类型的问题是……»阅读更多

SystemVerilog约束
通过导师,西门子业务10月- 14,2020 -评论:0

本文着眼于两个最常见的问题,当约束求解的结果不匹配你的意图:不了解Verilog表达式求值规则适用于解释规则的基本代数和不理解的影响概率值对选择的解决方案。编码的建议改进你的代码,从而获得更好的结果。阅读更多,请点击这里。»阅读更多

混乱继续验证
通过布莱恩•贝利- 8月27日,2020 -评论:7

我觉得很不可思议,一个技术,试图展示领域,排除合理怀疑,一个设计工作之前构造可以在得到如此糟糕的一些基本事情。我说的是验证术语。我在这个行业已经有超过40年,它并没有得到改善。事实上,它是变得更糟。调用的数量我和人们甲型肝炎…»阅读更多

开源的验证
通过布莱恩•贝利- 7月30日,2020 -评论:1

问不同的人开源核查是什么意思,你就会得到很多不同的答案。他们从开源硬件的验证,提供一个开源的验证基础设施,提供开源流发电机或参考模型,开源模拟器和形式验证引擎。验证是降低风险。“验证…»阅读更多

形式验证Assertion-Based VIP的浮点硬件
通过OneSpin解决方案——7月29日,2020 -评论:2

硬件为整数或定点运算相对简单的设计,至少在过户的水平。如果值的范围和精度,可以用这些格式表示为目标应用程序是不够的,浮点硬件可能需要。不幸的是,浮点单元复杂的设计,出了名的挑战来验证。自……»阅读更多

芯片安全需要一种新语言
通过斯文拜尔- 8月26日,2019 -评论:0

斯文拜尔和塞尔吉奥Marchese安全重要,安全系统,如连接自动车辆,需要高度集成的集成电路(ic)。功能的正确性和安全性是必要建立IC的完整性,但不是充分的。安全是另一个关键支柱IC的完整性。系统和产品最终使用ICs和安全漏洞破坏th……»阅读更多

完整的正式验证的RISC处理器V IPs Trojan-Free信任ICs
通过OneSpin解决方案——6月26日,2019 -评论:0

RISC-V处理器ip越来越被集成到芯片系统设计为各种不同的应用程序。然而,这仍然是一个缺乏专用的功能验证高度集成解决方案支持,信任的集成电路。本文探讨一种有效、新颖,formal-based RISC-V处理器验证方法。RISC-V ISA是形式化的一组操作……»阅读更多

←旧的文章

  • 赞助商

关于

导航

与我们联系

版权©2013 - 2023 SMG |服务条款|隐私政策
Baidu