标签:SystemVerilog

完整的正式验证的RISC处理器V IPs Trojan-Free信任ICs
通过OneSpin解决方案——6月26日,2019 -评论:0

RISC-V处理器ip越来越被集成到芯片系统设计为各种不同的应用程序。然而,这仍然是一个缺乏专用的功能验证高度集成解决方案支持,信任的集成电路。本文探讨一种有效、新颖,formal-based RISC-V处理器验证方法。RISC-V ISA是形式化的一组操作……»阅读更多

ASIC /集成电路硅成功的趋势与重点因素
通过哈利福斯特2019年5月- 09年-评论:0

“你知道的越多,你知道的越多你不知道。”- - -亚里士多德,公元前4 c .当亚里士多德说出这个卑微的格言,他并没有告诉我们把我们的手,不打扰学习。他鼓励我们继续更深入的研究,得到答案,提问的答案——学习的刺激和奖励是真正没有尽头。这是一个巨大的一部分,或者……»阅读更多

斐波那契和蜜蜂有共同点:正式的甜点
通过塞吉奥Marchese- 3月28日,2019 -评论:0

光阴似箭,OneSpin的传统节日难题已经达到第三年。2016年12月,OneSpin挑战各地工程师解决爱因斯坦谜语使用断言和正式的验证工具。2017年12月,挑战是世界上最难的数独模型使用断言和找到解决方案提供一个正式的工具。此外,参与者必须证明……»阅读更多

更新UVM食谱支持IEEE 1800.2标准和仿真
通过Tom Fitzpatrick- 09年8月,2018 -评论:0

我很高兴地宣布,我们在导师刚刚发布了一个fully-updated版本的受欢迎的UVM食谱,这是网上。食谱概述图通用验证方法(UVM)是一个标准库SystemVerilog类支持模块化、可重用的testbench constrained-random架构功能验证。与此同时,导师的……»阅读更多

敏捷的标准
通过布莱恩•贝利- 08年8月,2018 -评论:0

董事长戴半导体工程坐下来和陆Accellera和资深的工程总监高通,讨论什么变化在标准开发。以下是摘录的谈话。SE: Accellera大今年上半年。戴:是的,我们只进行到一半,但我们得到了便携式刺激标准(PSS), SystemC CCI……»阅读更多

低功率覆盖关闭三个步骤
通过Awashesh库马尔- 18,2018 -评论:0

Awashesh Kumar和玛Bhargava低功耗设计和验证正变得越来越复杂。然而重要的是,所有力量元素验证,这是更重要的来验证这些元素之间的复杂的相互作用在较高的抽象级别。然而,节能覆盖关闭难以实现和复杂的天性。现有的低功率覆盖methodo……»阅读更多

大众化的约束
通过布莱恩•贝利2018年5月- 24 -评论:2

准备半导体工程涉及的文章和很多人说话,然后试图满足他们表述一起的方式是合理的和公平的。有时一个主题会出现在其中的一个电话,不是真正的主题,但仍然是有趣的。本周一个这样的事件发生而做的研究验证3.0条。这个话题是限制……»阅读更多

周评:设计
通过杰西·艾伦4月- 20,2018 -评论:0

并购ESD联盟与半合并,成为半战略联盟伙伴。SE主编埃德·斯珀林认为芯片行业的合并有广泛的影响,特别是在较小的节点设计和制造之间需要更多的合作。同时,半总裁兼首席执行官Ajit Manocha解释了为什么b的结合将有利于成员……»阅读更多

简化SystemVerilog功能覆盖率
通过亨利•陈——3月22日,2018 -评论:0

假设你有一块你需要验证。你怎么知道刺激要使用足够详尽的和你有了必要的场景/情况证明它是否正常工作?这就是功能覆盖率。SystemVerilog的功能覆盖结构允许您量化刺激通过记录的完整性的价值观……»阅读更多

使用不同的数据挖掘
通过安Mutschler2018年2月- 22(-评论:0

半导体行业产生了巨大的数据量,但直到最近工程师不得不整理自己的发现模式,趋势和畸变。开始改变的芯片制造商开发自己的解决方案或与他人合作伙伴有效地挖掘这些数据。添加一些结构和自动化所有的数据是姗姗来迟。数据挖掘h……»阅读更多

←旧的文章 新帖子→

  • 赞助商

关于

导航

与我们联系

版权©2013 - 2023 SMG |服务条款|隐私政策
Baidu