ESD联盟加入半;桌面原型;时间优化;获得物联网,处理器。
并购
的ESD联盟是合并与半,成为一个半战略联盟伙伴。SE主编埃德·斯珀林认为芯片行业的合并有广泛的影响,特别是在较小的节点设计和制造之间需要更多的合作。与此同时,半Ajit Manocha总裁兼首席执行官解释了为什么好处的结合将是两个组织的成员。
工具
Synopsys对此推出了一个新的桌面形式因素也许不久- 80原型系统。针对中档SoC原型,也许不久- 80 d有内建的基础设施来支持GPIO, uart和各种SoC的外围设备。它包括调试基础设施也许不久GSV支持Synopsys对此的SoC调试平台,以及直接连接到一个软件调试器。
Teklatech介绍了大部分时间优化功能在其FloorDirector pre-clock树合成阶段动态电源完整性分析的平台。FloorDirector-BTO支持多维优化目标和约束:减少TNS(设置和保存)和失败的端点(NFE),或者把关注附近没有端点。目标、约束和权衡可以通过用户调整控制参数。它可以作为一个独立的工具。
知识产权
手臂首次亮相SoC框架旨在发展安全物联网节点、网关和嵌入式应用程序。sdk - 700系统设计工具有一个灵活的计算架构结合Cortex-A和Cortex-M处理器和包括预构建安全IP防火墙等安全的飞地,TrustZone。框架设计的基础Azure球体,微软的物联网安全单片机程序。
Rambus拔开瓶塞CryptoManager根的信任,一个完全可编程的硬件安全核心构建一个定制的RISC-V CPU。为了缓解风险的漏洞像崩溃和幽灵,其处理核心创建一个孤立的建筑,隔离和保护敏感的执行代码,从主处理器流程和算法。它针对的是一系列应用程序,包括网络,汽车,和物联网。
交易
Synopsys对此签署多年的认购协议手臂,给该公司早期访问一系列的手臂的IP为目的的优化工具和基于Arm的soc设计流。一系列的研讨会计划,专注于实现和验证的手臂IP Synopsys对此工具。
HPE,手臂,SUSE是合作在程序建立超级计算机部署三个英国大学(布里斯托尔,莱斯特,爱丁堡)刺激早期采用高性能计算在英国的手臂。
标准
IEEE发表IEEE 1800标准的修订,也称为SystemVerilog。这个修改地址不一致和纠正发现的勘误表基于用户的反馈处理复杂ICs。标准是通过Accellera-sponsored IEEE得到免费的项目。
Si2正在寻求参与者一项国际调查识别方法简化和改善集成电路设计产业生态系统以及特定的方式管理成本的上升更复杂的设计和更小的几何图形。调查结果将于2018年DAC白皮书公布。
事件
所有你需要知道的关于入站数字营销:4月26日在苗必达,CA。ESD联盟将主办一个车间集中在新的营销策略和EDA技术,IP和服务公司。尼古拉•Athanasopoulos OneSpin的数字战略和戴夫Kelf,首席营销官Breker验证系统将领导车间。
|
|
|
|
|
|
|
|
|
|
留下一个回复