High-NA光刻开始成形

半导体技术的未来往往是透过镜片的光刻设备,继续提供更好的解决未来流程节点尽管几乎无休止的高度复杂的技术问题。

多年来,光刻技术被视为主要的生产方面控制因素继续设备扩展,受到多个延迟,吞吐量影响工厂坚持到7海里流程节点。这些问题已经解决,但是一系列新的地平线上,以及一些重要的改进。

业内专家从设计、光刻、测试和测量、和包装社区聚集在今年的半导体西部和DAC讨论产品路线图极端紫外线(EUV)和即将到来的大数值孔径EUV (high-NA EUV),包括最新的研究和开发工作,以及推进光刻技术创新障碍和缩放密度。的讨论领域包括电力和过程中提高效率,加强计量技术,探索新的解决方案为光阻曲线掩蔽和新的化学反应等。然而,由于这些进步是一致的着重于实现高收益,每个芯片更高的吞吐量和更低的成本。

High-NA EUV
今年的讨论集中在接下来的EUV high-NA EUV和时间轴和技术要求。迈克尔Lercel,战略营销高级总监ASML说,我们的目标是提高能源效率的EUV,以及他们的下一代high-NA EUV工具的发展现状。

“EUV工具并不是最节能,但是我们尽我们可以提高能源效率和工具本身,这样的能量让每个晶片都显著提高,“Lercel说,突出的角色数值孔径(NA)进化的这些工具。虽然整体能源使用/风险远远高于193我光刻技术,能够支持单一模式更高密度的设备意味着更少的接触是必要的。反过来,减少整体能量输出和周期时间。

High-NA增加0.33到0.55的数值孔径,提高分辨率约26到30纳米沥青16 nm。通过增加数值孔径,光学分辨率提高了,但是要大。需要更大的机器,有一个额外的好处。较大的工具是专为更好的服务能力来维持高生产力水平和改善后的恢复时间回到制造维修。新high-NA系统也更模块化,方便服务团队取代单个模块。

Lercel透露,第一个完全组装系统已经建立,但是还没有操作,因为它没有最终的光学。他预计今年晚些时候首次对这些系统。

“我们看到0.55插入在未来的几年里,和预测客户将开始把那些在生产到2025年,“他(参见图1)说,“在那之后,我们正在探索hyper-NA 0.75数值孔径,我们看到在大约十年的时间。

图1:ASML生产预计0.55将在四年内,和0.75超EUV在大约十年。来源:西方ASML /半导体

电子束计量
使用更高的NA曝光意味着光晶片在一个更小的角度,称为入射角。因此,垂直结构或“纵横比”特性的晶片成为更具挑战性的准确观察和测量。奥弗·亚当,高级主管应用材料讨论了需要更先进的计量工具支持high-NA流程。2 nm节点和超越,缺陷变得更加困难检测与传统的电子束技术的成像功能。

阿丹指出,最近的事态发展在寒冷的场致发射(CFE)技术作为high-NA计量需要的一个可能的解决方案。CFE是一种电子束源运行在较低的温度和传统热离子源提供了几个优势,包括改进的空间分辨率,更好的光束稳定性,减少球面像差。CFE操作在室温下进行,导致更窄,高能电子束能够产生更高的分辨率和成像速度快与传统热场发射(TFE)技术(见图2)。这种技术的高亮度有助于提供高分辨率成像和测量,但小光斑大小意味着吞吐量显著影响。

“有温度场曲线与CFE的成像速度和分辨率之间的权衡,”亚当说。“你可以降低分辨率和更快的吞吐量,或者你可以保持相同的速度和更高的分辨率。《比TFE提供了快十倍的速度。”

图2:《提供快10倍TFE成像的分辨率。来源:应用材料/半导体西方。

直到最近,CFE的使用仅限于实验室环境因为电子束柱的稳定性不足的严格要求大容量半导体制造业。阿丹提到两个创新,解决了稳定的挑战。1列内的一个极端的超高真空,第二是一个周期性的自净过程,不断消除污染物从《源,使稳定和可重复的性能。

high-NA新工艺技术
安吉丽雷利,导演在电话的蚀刻业务单元,指出塑造未来的EUV两个重要趋势。首先是转变从2 d到3 d结构,特别是从finFET过渡到gate-all-around(棉酚)设备,大大影响芯片制造所需的过程。第二围绕连续缩放EUV至关重要,特别是当它涉及到减少金属音调低至12海里。

“我们从棉酚堆栈沟道场效应晶体管(CFETs),我们面临更高的比例要求,“雷利说。“这种发展又强调高度可控的各向同性的重要性和定向腐蚀过程。”

Gate-all-around(棉酚)设备将由外延定义(epi)沉积涉及多个层,要求完美的控制沉积的过程。半导体制造商将需要设计高度各向同性蚀刻控制,可以同时腐蚀材料在各个方向选择性。

等离子体蚀刻仍将是必不可少的,特别是对于high-aspect-ratio蚀刻。例如,接触腐蚀是一个复杂的氧化腐蚀的过程,要求高度的控制。

通过引入high-NA EUV,制造商将不得不决定是否使用化学放大抵制或metal-oxide-based抗拒。这种转变,再加上一个减少景深,必然需要薄的抵制,因此对于蚀刻高度精确的过程控制。薄抵制也意味着更广泛使用的面具,因为光阻剂本身侵蚀腐蚀化学反应更快。

干燥的抵制
一个解决方案与high-NA干燥抵制抵制问题。相比与传统的化学放大(汽车)光刻胶过程中,干燥抵制使用天然气前体的过程,涉及干抵制物质和干燥的发展过程,高级主管说本杰明Eynon EUV干抵制营销林的研究。其分子大小六倍比汽车小,允许多细节印刷(见图3),它还简化了过程通过消除液体,减少潜在的模式崩溃。Eynon指出,干燥的抵抗也提供了5到10 x减少浪费,使它成为环保的选择。

图3:干胶成像可以模式16 nm和13线宽的线条和空间与3 nm粗糙度。来源:林研究西方/半导体

“干抵抗产生更加一致的和可预测的结构和更少的浪费,”Eynon说。“high-NA决议我们也有一个优势,汽车在35 nm以下,并远低于我们看到更好的结果。”

他解释说,更改抵制厚度比与传统汽车用干抵制简单得多。“在过去,如果我不得不问的抵制供应商抵抗旋转薄,我必须等待六个月的所有测试。现在我们可以改变食谱,抛开一切。”

干抵制提供优势的处理窗口和defectivity,这是微不足道的,但仍有障碍需要克服。降低剂量high-NA会导致粗糙度增加,所以需要做更多的工作来平衡剂量减少与其他因素,如线宽粗糙度(轻水反应堆)。

高级副总裁Steven庞大先进的模式,过程,和材料imec,还强调了优势的干抵制限制较小的车线和空间成像high-NA提供的场地。但他补充说,需要进一步的研究来减少剂量,提高defectivity。低剂量对EUV扫描仪与更高的吞吐量。

Imec目前构建high-NA实验室和飞行员在鲁汶,比利时,在ASML的校园。是由于在2024年上半年的合作研究,测试和开发high-NA EUV光刻的工具和流程。

“High-NA EUV更多的是一种发展,而不是一场革命,“纯粹的说。“我们必须压缩时间来生产这些新技术在大约两年。“纯粹的预期理想的插入点high-NA将14埃(1.4海里)节点。

high-NA EUV涉及计量的另一个挑战,尤其是在成像方面很薄的材料。绝对引用困难CD扫描电镜测量微弱信号返回。优化着陆能量、不同的材料和机器学习算法去噪,对比提取,或自动缺陷分类提出了可能的解决方案。

面具创新是另一个关键领域,纯粹的认为high-NA EUV的进化过程。

“面具和成像而言,一个关键的东西,重要的是,我们探索低氮吸收面具为了提高整体对比,“纯粹的说。“当你开始到24或低于纳米球,你开始失去对比,除非你已经实现了低氮吸收面具。所以我们认为这是一个重要的技术需要开发。”

弯曲的设计曲线的面具
三十年来,半导体掩模技术一直没有太大的变化,面具创建变量进行塑造的机器限制变量元素一个45度角。随着功能萎缩,变得更加复杂,电子束和多波束面具作家提供了设计的灵活性。现在,几乎100%的面具是精心使用多波束技术,引入新的机会high-NA系统更复杂的和高效的设计。

在小组演讲DAC,阿基》的首席执行官d2讨论了曲线制造业的崛起,现在是可能的,获得对其增产的潜力,降低芯片尺寸,使用更少的力量,提高性能和可靠性。

“任何形状相同的现在可以预计精度在相同的时间,“说》。“面具有生之年不再是什么样的形状的功能你想现在,因此掩模成本是不变的,无论你突出的形状。”

high-NA EUV的一个关键目标是减少复杂性和降低总体周转时间和成本的晶圆制造、和曲线面具显著改善这些地区的承诺。

首席执行官史蒂夫Teig感知,演示了如何弯曲的设计可以减少通过在芯片设计了50%,减少30%的布线,降低成本制造高达30%(见图4)。“减少通过的数量可以减少导线长度比你想象的更多,”他说。“有可能减少通过巨大的数量,使芯片更小,更快,更少的昂贵,和许多少层。这是弯曲的路由的承诺。”

图4:感知Teig解释了为什么通过不是你的朋友,在弯曲的设计小组,2023 DAC。来源:半导体工程/苏珊兰博

曲线的设计同样解决许多随机问题较低的节点。Teig相比当前光刻过程的弓箭射击的目标和目标边缘而不是靶心。“如果你印刷腊肠形线而不是起点,目标为中心,可以推断统计学和直线边缘粗糙度问题变得更少问题,”他说。

变化带来了另一个挑战。“九十度角是不可能真正产生晶片,”》。“我们知道这一点,但这是我们的设计,我们试图让尽可能。和制造业最重要的变化,不仅要正确处理这个问题,平均,但你想要得到的平均标准偏差尽可能小。”

约翰Kibarian,总裁兼首席执行官PDF的解决方案突出显示,曲线设计一个创新的承诺未来,特别是在集成领域,从系统设计到原子重排。其独特的优点,如降低轨道高度,同时保持孔隙度和稳定性,为未来的扩展是至关重要的。

然而,制造业转向曲线并非没有挑战。这种创新设计方法的广泛应用需要重大改变在电子设计自动化(EDA)软件,组织动力学和测试和测量协议。然而,这些障碍,多的承诺增加产量,降低芯片尺寸,降低功耗,提高性能和可靠性曲线设计提供半导体制造业。

“未来将是更多关于创新作为集成商,“Kibarian说。“如果你看看我们的行业是说未来十年需要,而是从系统设计、集成上下堆栈光刻,计量,新材料,使过程改进。任何让你减少规模,减少权力,维护稳定和降低成本,会发现在这个过程中,这是一个最大的潜在好处弯曲的设计。”

结论
光刻的进化是半导体的基础扩展,使持续的小型化电路模式和相应的增加,电路密度和性能。光刻技术的未来有望通过引入更节能的EUV工具、大数值孔径的进化工具和创新的整体集成方法对提高分辨率和控制尺寸。

虽然今天的行业已经取得一些成功将新材料集成到生态系统,提供的字段长度减少抗拒high-NA设备提出了新的挑战,计量,面具,和过程控制。如果过去40年已经证明了什么,不过,那就是这个行业总是找到前进的道路。