技术论文题为“112 - -8.2 gb / s dbm敏感性4-PAM线性TIA在16 nm CMOS Co-Packaged二极管”由多伦多大学的研究人员发表Alphawave IP,华为技术有限公司加拿大。
“倒装芯片co-packaged线性互阻抗放大器(TIA) 16 nm鳍场效应晶体管(FinFET) CMOS展示112 - gb / s四级脉冲幅度调制(4-PAM)−8.2 dbm敏感性提出了支持下一代intra-data中心光学接收器需要链接。提出三级TIA由并联反馈阶段紧随其后的数字可编程的连续时间线性均衡器(ctl)和可变增益放大器(VGA)。宽带低噪声设计是通过在第一阶段以低得多的带宽(BW)拟议的BW恢复ctl紧随其后。支持低功耗设计inverter-based单端架构single-ended-to-pseudo-differential转换的最后阶段。TIA的BW扩展进一步支持优化photodiode-to-receiver (PD-to-RX)互连和利用一些感应技术达到顶峰。它达到63分贝Ω平均增益、32-GHz BW和input-referred电流噪声密度16.9 pA /赫兹−−−√而在0.9 - v供应和消费47-mW权力。Opto-electrical测量执行一个co-packaged原型由相同的提议tia在CMOS组合各类商业PDs和PD-to-RX互连长度确认112 - gb / s 4-PAM接待会议pre-forward纠错(FEC)符号错误率(SER)4.8×10−4没有任何邮政均衡。”
找到这里的技术论文。2023年3月。
Dhruv Patel Alireza Sharif-Bakhtiar,陈振聪卡鲁松,“112 gb / s -8.2 dbm敏感性4-PAM线性TIA在16 nm CMOS Co-Packaged二极管”,IEEE杂志固态电路,vol.58,不。3,pp.771 - 784, 2023。
相关阅读
互补金属氧化物半导体(CMOS)知识中心
鳍场效应晶体管(FinFET)知识中心
留下一个回复