中文 英语

制造日期:10月26日

氮化镓finFETs;甘扩展;FeFETs;1纳米rails。

受欢迎程度

氮化镓粉体,缩放氮化镓
在即将到来的国际电子器件会议(IEDM)在旧金山,一批实体将发表关于R&D最新技术的论文。该活动将于12月11日至15日举行,涉及高级封装、CMOS图像传感器、互连、晶体管、功率器件和其他技术的论文。

在IEDM上,英特尔将发表一篇关于GaN-on-silicon finFET技术的论文。将CMOS与氮化镓(GaN)相结合可以形成一种新型的异构器件。“如果GaN技术能够与CMOS技术有效集成,并使用主流硅CMOS工具和制造工艺制造,那么就可以为下一代PC/移动设备、数据中心、汽车雷达、通信网络和其他应用创造高性能、节能和低成本的解决方案。”根据英特尔公司的一份摘要。

(找到文摘,点击这里。论文11.1:“增强模式高k氮化镓-300mm- si(111)晶体管和3D层转移gan -硅FinFET CMOS集成的高级缩放。点击“带标题的论文11.1”)

氮化镓等技术用于电力电子。电力电子在系统中使用固态器件控制和转换电力。这些设备包括汽车、手机、电源、太阳能逆变器、火车和风力涡轮机。功率半导体是一种专门的晶体管,可以提高效率并将系统中的能量损失降至最低。电源半系统就像系统中的一个开关,允许电流在“开”状态下流动,在“关”状态下停止。

氮化镓是一种III-V二元材料,用于led、功率半芯片和射频器件。基于gan的动力半系统应用于汽车、数据中心、军用航空和其他应用。GaN半功率范围为15至900伏。GaN的带隙为3.4电子伏,高于SiC。氮化镓的击穿场是硅的十倍。氮化镓的电子迁移率是硅的两倍。

GaN功率半导体是横向器件。在该结构上形成源极、漏极和栅极。同时,FINFET是广泛应用于芯片的先进晶体管。

英特尔提出将这两种技术结合起来。为此,英特尔研究人员将描述一种增强模式GaN-on-Si NMOS finFET,它集成了PMOS finFET技术。所有这些都是建立在一个300mm的基板上。

研究人员已经展示了一种基于该技术的低损耗逆变器。该逆变器由底部GaN e模高k NMOS finFET晶体管和顶部PMOS finFET晶体管组成。据英特尔公司介绍,NMOS GaN finFET具有迄今为止最窄的GaN鳍(宽度=25nm)和较短的栅长(30nm)。它集成了一个PMOS finFET,具有35nm的鳍宽。

然后,在IEDM的另一篇论文中,弗吉尼亚理工学院、南加州大学、剑桥大学、Enkris半导体公司和Qorvo将发表一篇论文,描述一种新的氮化镓电源设备。

该器件称为多通道单片共源共栅高电子迁移率晶体管(MC2-HEMT),工作电压为10kV,比导通电阻比碳化硅(SiC)小约2.5倍。摘要称:“该器件由AlGaN/GaN制成,单片集成了基于单个二维电子气(2DEG)通道的低压增强型HEMT和基于堆叠的2DEG多通道的高压耗尽型HEMT。”。

(找到文摘,点击这里。寻找论文5.5:多通道单片级联HEMT (MC2-HEMT):一种新的GaN电源开关,高达10kv。点击带标题的论文5.5)

FeFETs
半导体行业继续致力于开发新的存储器类型,包括所谓的铁电场效应晶体管(FeFETs)

仍在研发中,FeFET利用现有的逻辑晶体管基于氧化铪的高k/金属栅堆。然后用铁电特性对栅极绝缘体进行修饰。fefet有时被称为铁电RAM (FeRAM)。

在IEDM上,英特尔将描述他们如何用深沟槽电容器制造出具有良好性能(读/写速度约2ns)和可靠性(耐久性>1012周期)的FeRAM,并在300mm晶圆规模上具有高水平的均匀性。

(找到文摘,点击这里。寻找论文33.2:“FeRAM using Anti-ferroelectric Capacitors for High-speed and High-density Embedded Memory”

fefet在独立和嵌入式应用中都很有前景。“然而,对于给定的表面功能化和铁电性能之间的关系,目前还没有一个原子级的理解;大多数通过改变铪膜表面特性来设计FE性能的尝试都是艰苦的反复试验。”

在IEDM会议上,三星将介绍一种自动算法的开发,该算法用于搜索表面功能化铁电氧化铪的热力学稳定几何结构。

三星的研究人员利用它系统地研究了八种不同的铪晶体取向的表面功能,以及它们如何影响性能。该技术可推广到其他氧化物表面和官能团,并将导致精确控制铪的铁电性质,用于未来的器件,根据摘要。

(找到文摘,点击这里。寻找论文15.1:“用于存储和逻辑应用的具有定制铁电特性的表面功能化Hafnia”。单击带标题的论文15.1。)

1纳米rails
在今天的晶体管中,最大的瓶颈是铜互连。在高级节点上,铜互连会产生不需要的数据器件中的电阻和电容

“继续扩展的一种可能方法是重新配置互连,以减少占用空间。在目前的设计中,最顶层的互连层是将电力输送到芯片晶体管的地方。”“如果这个‘电源轨’可以建在离它们更近的地方——就在它们下面的基片上——那么互连堆栈的高度就可以减少,互连的数量就可以减少,从而产生更小的芯片架构。”

但目前还不清楚埋地电力轨道(BPR)应该使用哪些金属来实现电气性能和可制造性。

在IEDM会议上,Imec和ASM International将讨论他们的实验,评估BPR本身以及BPR和穿过芯片不同层的硅通孔之间所需的低电阻接触的不同金属。“对于未来的3nm晶体管,钨BPR优化了线路和接触电阻,对于1nm和2nm器件,钼(Mo)更适合BPR,钌(Ru)更适合过孔接触,”根据摘要。

(找到文摘,点击这里。寻找论文22.5:“朝向1nm节点的埋地电力轨道金属探索”。点击论文22.5和标题。)



留下一个回复


(注意:此名称将公开显示)

Baidu