制造比特:10月26日

GaN finfet，缩放GaN
在即将到来的IEEE国际电子器件会议(IEDM)在旧金山，许多实体将发表有关最新研发技术的论文。该会议将于12月11日至15日举行，涉及先进封装、CMOS图像传感器、互连、晶体管、功率器件和其他技术的论文。

在IEDM上，英特尔将发表一篇关于GaN-on-silicon finFET技术的论文。将CMOS与氮化镓(GaN)结合可以实现一类新的异构器件。英特尔在一份摘要中表示:“如果GaN技术能够有效地与CMOS技术集成，并使用主流硅CMOS工具和制造工艺来构建，那么就可以为下一代PC/移动设备、数据中心、汽车雷达、通信网络和其他应用创造高性能、节能和低成本的解决方案。”

(为了找到抽象，请点击这里。请看论文11.1:“增强模式高k氮化镓300mm- si(111)晶体管和3D层转移gan -硅FinFET CMOS集成的高级缩放。点击“论文11.1附标题。”)

GaN等技术用于电力电子。使用固态设备，电力电子控制和转换系统中的电力。这些产品包括汽车、手机、电源、太阳能逆变器、火车和风力涡轮机。功率半导体是一种专门的晶体管，可提高效率并将系统中的能量损失降至最低。半动力装置就像系统中的开关，允许电力在“开”状态下流动，并在“关”状态下停止。

GaN是一种二进制III-V材料，用于led、功率半器件和RF器件。基于gan的功率半模块应用于汽车、数据中心、军事航空航天和其他应用。GaN功率半电压范围从15到900伏。GaN的带隙为3.4电子伏，比SiC高。氮化镓的击穿场是硅的十倍。GaN的电子迁移率是硅的两倍。

GaN功率半片是横向器件。在结构上形成源、漏、门。同时，finfet是广泛应用于芯片的先进晶体管。

英特尔提议将这两种技术结合起来。为此，英特尔研究人员将描述一种增强模式GaN-on-Si NMOS finFET，该finFET与PMOS finFET技术集成。所有这些都建立在一个300mm的基板上。

研究人员已经展示了基于该技术的低损耗逆变器。该逆变器由底部GaN e型高k NMOS finFET晶体管和顶部PMOS finFET晶体管组成。据英特尔介绍，NMOS GaN finFET具有迄今为止最窄的GaN鳍(宽度=25nm)和较短的栅极长度(30nm)。它与PMOS finFET集成，具有35nm的鳍宽。

然后，在IEDM、弗吉尼亚理工学院、南加州大学、剑桥大学、Enkris半导体和Qorvo的另一篇论文中，将介绍一种新型GaN功率器件。

该器件被称为多通道单片级联高电子迁移率晶体管(MC2-HEMT)，工作在10kV击穿电压下，具有比碳化硅(SiC)小2.5倍的特定导通电阻。根据摘要，该设备由AlGaN/GaN制成，整体集成了基于单个二维电子-气体(2DEG)通道的低压增强模式HEMT，以及基于堆叠2DEG多通道的高压耗尽模式HEMT。

(为了找到抽象，请点击这里。寻找论文5.5:多通道单片级联HEMT (MC2-HEMT):一种高达10 kV的新型GaN电源开关。点击Paper 5.5(附标题)

FeFETs
半导体行业继续致力于新的存储器类型，包括所谓的铁电fet (FeFETs)．

仍在研发阶段，FeFET利用现有的逻辑晶体管采用基于氧化铪的高k/金属栅极堆叠。然后对栅极绝缘子进行铁电改性。fefet有时被称为铁电RAM (FeRAM)。

在IEDM上，英特尔将介绍他们如何用深沟槽电容器构建FeRAM，该电容器表现出良好的性能(读写速度~2ns)和可靠性(续航>1012循环)，在300mm晶圆尺度上具有高水平的均匀性。

(为了找到抽象，请点击这里。寻找论文33.2:“FeRAM使用反铁电电容器用于高速和高密度嵌入式存储器”点击论文33.2的标题。)

fefet在独立应用和嵌入式应用中都很有前景。“然而，对于给定的表面功能化和铁电性能之间的关系，还没有一个原子层面的理解;通过改变铪薄膜的表面特性来设计FE性能的大多数尝试都是艰苦的试错努力，”三星表示。

在IEDM上，三星将描述一种自动算法的发展，用于搜索表面功能化铁电氧化铪的热力学稳定几何形状。

三星的研究人员用它系统地研究了八种不同的铪晶体取向的表面功能，以及它们是如何影响性能的。根据摘要，该技术可扩展到其他氧化物表面和官能团，并将导致精确控制铪的铁电性质，用于未来的设备。

(为了找到抽象，请点击这里。请参阅论文15.1:“用于存储和逻辑应用的具有定制铁电性质的表面功能化哈夫尼亚。”点击有标题的论文15.1。)

1纳米rails
在今天的晶体管中，最大的瓶颈是铜互连。在高级节点上，铜互连会产生不必要的结果器件中的电阻和电容．

“继续扩展的一种可能方法是重新配置互连，使其占用更少的空间。根据Imec和ASM国际公司的摘要，在目前的设计中，最上层的互连层是将电力输送到芯片的晶体管。“如果这个‘电源轨道’可以建在离它们更近的地方——就在它们正下方的基板上——那么互连堆栈的高度就会降低，互连的数量就会减少，芯片架构就会更小。”

但目前还不清楚地下动力轨(BPR)应该由哪些金属制成，以解决电气性能问题，并提高可制造性。

在IEDM上，Imec和ASM国际公司将讨论他们的实验，为BPR本身评估不同的金属，也为BPR和贯穿芯片不同层的穿过硅孔之间所需的低电阻接触进行评估。“对于未来的3nm晶体管，钨BPR优化了线阻和接触电阻，对于1nm和2nm器件，钼(Mo)更适合BPR，钌(Ru)更适合过孔接触，”根据摘要。

(为了找到抽象，请点击这里。请参阅论文22.5:“面向1nm节点的地下动力轨金属勘探。点击有标题的论文22.5。)