异构集成创造新的IP机会

设计知识产权长期以来，市场一直以不断变化和演变而闻名，但异构集成和芯片化的行业趋势正在创造一些新的挑战和机遇。想要在这一领域占有一席之地的公司必须灵活，因为将会有许多潜在的标准被引入，而且随着行业探索各种形式的集成所需的东西，这些标准可能会迅速发生变化。

市场有两大类，每一类都有非常不同的要求。首先是对SoC，主要是因为它已经超过了十字线的限制，或者有希望利用多种制造技术。第二是能够整合的潜力chiplets在一般市场上购买并集成到一个包而不是将这些功能集成到一块电路板上。

SoC崩溃
而摩尔定律从技术角度来看，经济方面的影响已经开始减弱。这促使该行业探索其他可能性，包括将功能扩展到多个芯片上，然后在封装上集成这些功能。

这可能会为AI加速器带来更具可扩展性的架构，其中处理阵列不再局限于十字线的大小。“为什么要拆分一个SoC?公司产品营销总监米克•波斯纳问道Synopsys对此．“可能你已经达到了骰子的理论极限。可能是你想要扩展一个处理器单元，一个人工智能单元。您可能希望在部分设计中使用更成熟的技术，而不是其他部分。所有这些可能性都产生了一系列全新的IP机会。从根本上说，这是一个连接它们的额外接口。”

这些接口将影响功率和性能。“异构集成允许公司集成多个十字线尺寸的设备，但如果你能在一个芯片内做到这一点，你肯定会得到最高的性能和最低的功耗，”Tony Mastroianni说，先进的封装解决方案总监西门子EDA．“但你只能走这么远。一旦你达到了标线的尺寸，你就达到了。如果你看看人工智能处理器，它们通常是通过在板上连接多个芯片来扩展的。这些板连接需要很长的连接距离并行转换器．一个有趣的建筑是瓷砖。它们可能是十字线大小，你可以不在电路板上构建这些阵列，而是在一个较大的中间物上——有机或硅。一些有机中间体技术可以实现更高层次的集成。”

而瓷砖可以安装在一个插入器今天，它们可能是未来的3D瓷砖。“广泛的异构集成生态系统将使摩尔定律重回正轨，同时提高灵活性和产量，”西门子高级混合信号自动化集团经理Benjamin Prautsch说弗劳恩霍夫IIS的自适应系统工程部。“从这个意义上说，IP优化和定制并不一定相互矛盾。但重点将更多地转移到包设计层面，以及接口的标准化。后者可能需要在定义良好的限制内的灵活性，这将推动新的EDA方法，特别是编程生成器方法，以快速开发接口IP。”

虽然出现了一些接口标准，但显然还需要更多的标准。负责技术营销和品牌增长的Aakash Jani说:“许多芯片标准、通信协议和围绕这些标准的IP，如UCIe，都是为了实现同质化、高带宽速度和D2D通信(D2D)Movellus．“随着时间的推移，我们将开始看到更多不同的设计。并不是所有的核心都需要从芯片到芯片的高带宽通信。有些可能只需要更低的带宽。我们还必须注意这些通信协议中的开销，因为面积和功率开销的最大贡献者之一是时钟转发协议。随着IP公司开始走上这条道路，我们需要开始消除这些障碍，使D2D通信更节能，更有效地利用区域。然后我们就可以开始支持这些低带宽、低功耗、异构的芯片通信协议了。”

虽然组件在板级的连接方式是有限的，但这些限制在SoC领域已经被忽略了。“在任何给定的SoC上，即使是在使用多个芯片的异构计算之前，即使是普通的单片芯片，也有许多客户通常会进行互连的实例，”Michal Siwinski说Arteris IP．“过去的概念是一个芯片，一个互连。现在情况已经不同了。即使在划分为多个芯片之前，一个SoC的平均互连数也在5到7之间。有些芯片可能有20或30个互连点。所以在任何芯片上都有很多连接。使用芯片的异构计算和D2D连接基本上增加了一个额外的连接层。”

Chiplet集成
晶片是一种预先设计、预先制造的裸模，可以集成到一个封装中。该公司产品管理高级总监杰夫•迪菲利皮(Jeff Defilippi)表示:“芯片已经在许多不同的应用中出现了很多年，但我们正处于一个拐点。手臂的基础设施业务线。“Chiplets可以通过扩展超出网线限制来提高性能，同时仍然能够管理硅成本。摩尔定律的减速在业界已经讨论了一段时间。虽然高级节点(5nm及以下)为逻辑提供了好处，但片上系统(SoC)的I/O和内存组件的扩展速度已经显著放缓，这意味着成本更高，收益更少。整个行业在创新和标准化方面不断进行投资，这将有助于提高性能、降低成本并扩大采用范围。在Arm，我们希望看到一系列定制和标准的实现，我们期待着用芯片技术创造出新的性能点和独特的soc。”

这就是分歧开始的地方。SoC能负担得起固定功能部件的奢侈吗?Movellus的Jani说:“当你使用预制小芯片时，你会被这些小芯片的设计规范所束缚，灵活性就会降低。“你还被迫使用重型接口。垂直整合的公司可能会发现，使用简单的D2D通信协议会更容易、更节能、更节省面积，从而减少大量开销。UCIe的整个想法是为公司创建这种标准化，这些公司将采购这些预制部件，然后将其送到包装公司进行组装。”

但它们确实提供了其他形式的灵活性和效率。“随着芯片模式被广泛采用，价格越来越便宜，它将重振知识产权业务，”阿什拉夫·塔卡拉(Ashraf Takla)说Mixel．“Chiplets让我们有更多的自由为我们的IP选择最好的工艺，而不是必须将我们的IP移植到最适合我们客户ic的特定工艺技术上。如果单个芯片标准成为明显的赢家，一些ip将成熟地作为芯片产品化。其中包括桥上的小纸片。”

目前还不知道这个平衡点会在哪里。Synopsys的波斯纳说:“拥有一个芯片市场的梦想很有吸引力，在那里，顾客一进来就能找到一块现成的硅。”“它已经通过了硅验证。这是一个众所周知的好骰子。然后，所有需要做的就是包装不同的块。它的致命弱点是芯片是硅的，它是固定的，它的功能是确定的，这并不影响它的优化。拥有一个可用IP市场的梦想将难以实现，因为没有一个适用于所有人的市场。”

在某些领域，这些优势是相当明显的。Synopsys的DesignWare IP解决方案营销经理斯科特•达兰特(Scott Durrant)表示:“有可能将迄今为止不切实际的功能整合到一个单一的软件包中。“像逻辑和内存在一个芯片上，或者模拟或光子电路在同一个芯片上作为一个电子设备——这些都是不切实际的。有了芯片的概念，把这些东西放在一个包里就变得可行了，看看这个行业如何利用这个机会将会很有趣。我们将能够把一些有趣的解决方案放在一个单一的包中，这是我们过去无法简单或紧凑地提供的。”

对于上市时间至关重要的公司，或者需要快速构建具有明确功能的芯片的公司，芯片可能正是他们所需要的。公司创始人兼首席执行官西蒙•大卫曼表示:“引入预先验证的区块的想法确实有助于加快设计速度。治之软件．“一些聪明的人可以制造出非常好的硅，然后授权给你，当你把它们粘在一起时，它们就会工作。这样我就能看到它的好处，因为IP业务最大的好处之一就是它是经过验证的，而且是可行的。你所要做的就是整合测试。”

对于某些区块，它们被交付为艰难的IP今天的街区，他们可能看不到什么不同。西门子的马斯楚安尼说:“我确实看到了一个广泛的基础，他们会对用不同组件组装的系统非常感兴趣。”“SerDes就是一个很好的例子。可能需要非常高的带宽，128g的SerDes，但这是一个昂贵的IP，它将决定一个非常昂贵的技术节点。如果对高速带宽有需求，如果芯片可用，这将为许多客户打开这种方法的市场。”

当然，这个行业距离完全标准化还有很长的路要走。波斯纳说:“必须考虑芯片身份验证和潜在的数据路径加密。”“芯片必须具有分层可测试性，已知良好的模具测试和修复，PVT传感器的生命周期管理以及相关基础设施。并没有一种包装技术。有高级中间体和有机底物。你需要的是一个可定制的小芯片解决方案。”

马斯楚安尼提出了一种可能性。“也许他们走了一部分。他们没有提供硅，而是有一个已经贴好并准备就绪的GDS，他们只需要授权该GDS。积分器可以进行制造。这是他们需要做出的决定，而且很可能是由数量驱动的。如果有一个大批量的部件，他们可能更喜欢按件收费的模式，而不是预先支付许可费，或者可能会有一个版税的运行率。这些商业模式真的将是全新的，他们必须认真思考。”

模型
然而，无论是从第三方供应商还是在公司内部重用，都需要一组新的模型来封装和抽象芯片的某些方面。Agnisys创始人兼首席执行官Anupam Bakshi表示:“客户正在寻求更好的IP包装和集成工具。“不幸的是，许多商业IP供应商没有提供足够详细的模型。我们正在与内部和外部IP团队合作，开发更好的设计和包装模式。”

有标准组织在研究这个问题。Mastroianni说:“Chiplet Design Exchange (CDX)是ODSA下的一个工作组，该工作组的章程是提出一套标准化模型来支持生态系统和工作流程(图1)。”“它定义了与这些芯片一起交付的必要模型，以支持系统集成商。感觉是有道理的，但是，哇，这是很多额外的工作。除了进入硅行业，你还必须创建这些模型。这需要考虑到投资回报率，以确定它是否真的值得。但不管它是否是一个现成的芯片，如果你正在进行异构集成，你仍然需要所有这些视图。”

图1:晶片价值链。来源:ODSA

UCIe是一种新发布的芯片互连标准。波斯纳说:“如果你看看UCI在1.0规范中做了什么，你会发现这是市场上最全面的规范。“它涵盖了大多数设计所需的全部数据速率。它为延迟优化的原始流提供了多个协议级别，但也添加了更高级别的PCIe或CXL，或者实际上位于原始接口之上的任何其他协议。有一些主题是UCIe 2.0的。例如，UCI针对2.5D中间体和有机底物。3D不包括在内。用于验证骰子的安全功能被视为UCI 2.0。我们可以期待看到该规范的快速发展。”

D2D互连还有许多其他标准。Mastroianni说道:“D2D界面将主要是这些并行界面以及AIB, BoW和UCIe。“有几个协议，HBI是另一个可用的协议。如果我们能够集中在一个协议上，那就太好了，但是对于那些不能真正突破性能极限的应用程序，可能需要不那么复杂和更便宜的协议。您可以使用可在许多工艺技术中实现的短范围XSR或USR(超短范围或超短范围)SerDes。XSR PHY的价格要便宜得多，而且你不需要在定制设计中使用3或5纳米的工艺。”

结论
时间会告诉我们哪些标准更有吸引力。

Arteris的Siwinski说道:“也许是UCIe，也许是CXL，也许是其他的项目。“但挑战和机遇在于找出一套正确的标准，让人们能够开始将模具拼接在一起。我们最终需要一个异质系统，它的作用几乎是同质的。这是我们面临的挑战。”