中文 英语

异构集成创造新的IP机会


长期以来,设计IP市场一直以不断变化和发展而闻名,但向异质集成和芯片化的行业趋势正在创造一些新的挑战和机遇。想要在这一领域占有一席之地的公司必须灵活,因为将会有许多潜在的标准被引入,而且随着行业探索什么才是真正的标准,这些标准可能会迅速发生变化。»阅读更多

知识产权产业转型


设计知识产权行业正在开发各种各样的新选项和许可计划,这可能会影响从半导体公司如何合作到集成电路如何设计、包装和推向市场的一切。IP市场已经见证了从“一次设计,无处不在的使用”方式到“一次架构,无处不在的定制”模式的彻底转变,其中IP是高度…»阅读更多

不间断需求方


在关闭电路以节省电力和唤醒电路以响应语音和视觉命令之间需要权衡。Cadence的产品营销和产品管理总监Prakash Madhvapathy谈到了部署数字信号处理器的最佳方式,为什么多个dsp通常比一个更好,以及不同的方法会有什么惩罚。»阅读更多

异构集成电路如何重塑设计团队


与会专家:西门子EDA仿真部高级总监Jean-Marie Brunet坐下来讨论了随着设计变得越来越异构,不同工程小组之间发展的复杂相互作用;Cadence解决方案营销高级团队总监Frank Schirrmeister;Reply研发经理Maurizio Griva;还有Laurent Mai…»阅读更多

预测3/2nm及以上的可靠性


芯片行业决心制造3/2nm甚至更远的半导体,但这些芯片不太可能是过去十年左右定义先进电子产品的复杂一体化soc。相反,它们很可能是系统中定义不同功能的众多瓷砖之一,其中最重要的是针对特定应用程序的高度专门化……»阅读更多

多芯片封装的绑定问题


在最先进节点上开发芯片的成本和复杂性不断上升,迫使许多芯片制造商开始将芯片拆分成多个部分,并非所有部分都需要前沿节点。挑战在于如何将这些支离破碎的碎片重新组合起来。当一个复杂的系统被整体地集成在一块硅片上时,最终的产品是一种妥协……»阅读更多

分解和智能芯片转移了安全责任


《半导体工程》与Ansys副总裁兼首席策略师Vic Kulkarni坐下来讨论芯片安全问题;Tortuga Logic的联合创始人兼首席技术官Jason Oberg;Borsetta首席执行官兼创始人Pamela Norton;英特尔(Intel)安全架构研究员兼技术主管Ron Perez;以及Arm战略副总裁蒂姆•惠特菲尔德。以下是那次谈话的节选……»阅读更多

实现低成本、高性能的模对模连接


加速计算平台(如cpu、gpu和fpga)、用于AI加速的芯片上异构系统(soc)和高速网络/互连的系统进步都将芯片集成推向了前所未有的水平。这需要更复杂的设计和更高的集成水平,更大的模具尺寸,并尽快采用最先进的几何形状。面对th……»阅读更多

Kandou的Glasswing IP


我们社会日益增长的数字化使我们的生活相互联系,在许多方面更容易。但数字革命也意味着全球数据处理总量每两年左右就会翻一番。手机、笔记本电脑、卫星、服务器或自动驾驶汽车等电子设备必须以更高的速度处理两倍的数据。秩序……»阅读更多

7nm设计挑战


ArterisIP的首席技术官Ty Garibay谈到了向7nm技术发展的挑战,谁可能会去那里,在这个节点上开发芯片需要多长时间,以及为什么它会如此昂贵。这也引发了芯片是否会在7nm和5nm开始分解的问题。https://youtu.be/ZqCAbH678GE»阅读更多

←老帖子
Baidu