知识产权产业转型

设计知识产权行业正在开发各种各样的新选项和许可计划，这可能会影响从半导体公司如何合作到集成电路如何设计、包装和推向市场的一切。

的知识产权市场已经见证了从“一次设计，无处不在的使用”到“一次架构师，无处不在的定制”模式的彻底转变，在这种模式下，IP是高度可配置和可定制的，重点是领域特定的优化。但是，随着芯片变得越来越复杂，以及新型IP和授权模式继续取得进展——特别是在处理器方面的RISC-V——更多的变化将会到来。现在最大的问题是，这些变化中哪些会产生持久的影响，谁将是赢家，谁将是输家。

在IP空间的所有这些活动的基础上，越来越多的芯片设计要么已经达到，要么将达到十字线的限制。因此，芯片制造商不是将更多的特性和功能打包到单个SoC中，而是将它们分解成更小的组件。现在的重点是分解，这就产生了独立的概念chiplets很有可能。但是，这是否会为预制的现成IP创造一个新的市场，或者是否与不断提高优化水平的要求相冲突，还有待确定。

“IP提供商被激励着为他们的客户创造越来越多的价值，而不仅仅是继续在旧的模式下，以最新的进程几何形式交付经过验证的RTL或硬宏，”Richard Oxland说西门子EDA．

这就需要不断提高创新水平。“只要存在激烈的竞争，或者市场存在一点不确定性，人们就会试图通过创新走出困境，”特朗普首席营销官迈克尔•西温斯基(Michal Siwinski)表示Arteris IP．“每个人都想要更便宜、更快、更好，而IP在这方面发挥着巨大的作用。你有非常可配置的构建模块，可以随时使用，能够为客户节省大量的时间、金钱和精力，所以他们可以利用他们宝贵的资源来开发他们独特的秘密武器。”

IP完整性和可配置性
在最初构思IP市场时，区块是相当有限的，需要少量的领域知识来构建它们。这已经发展到一个新标准的出现往往意味着如此复杂，以至于不可能在第一天就交付完整的IP。此外，对知识产权区块的需求也有所不同，这取决于它将被用于的终端市场。

考虑PCI Express标准的发展。“PCI Express第6代比前几代更复杂，”米克·波斯纳(Mick Posner)说Synopsys对此．“我们非常关注这些协议何时会被采用，以及它们将被用于哪些应用。我们有团队专门检查整个IP组合，以确定我们何时需要开始努力，以确保在特定的时间框架内交付。这就产生了一组针对第一批采用者所需的关键功能，而无需过度构建IP。虽然这确实分散了我们的开发时间，但团队规模非常相似，因为开发被分成了几个部分。定制是一项资源挑战，要求我们扩大我们的IP服务团队，以满足这些苛刻客户的需求，无论是在控制器端，还是更主要的PHY定制。”

这可能会带来重大的组织挑战。西门子的奥克斯兰表示:“最先进的是借鉴其他行业的最佳实践，在这种情况下，就是制造业。”“产品生命周期管理的概念在高度复杂、高度可定制的产品开发中得到了很好的理解，例如车辆或工业机械。在硅IP的背景下，供应商必须跟踪市场需求，直到规范和验证需求，以及管理更新和寿命终止。遵守功能安全标准增加了额外的跟踪文件要求，新兴的可信电子供应链领域也将提出要求——最初是针对政府和军事航空应用，但随着时间的推移，这将扩展到其他应用。所有这些都必须记录在案，便于查阅。”

IP开发人员试图限制他们需要维护的产品变体的数量，这一概念也被采用在开源开发中。“在RISC-V参考手册中，有数百个选项和选择，”公司创始人兼首席执行官西蒙·戴维曼说治之软件．“有些选项很简单，比如，它有硬件计算吗?它有矢量处理吗?它有位操纵吗?然后还有其他事情，比如在中断期间确定优先级，这有点微妙。RISC-V仍在努力缩小选项范围，使规范囊括所有内容。但是您可以坚持一组特定的选项，比如用于嵌入式的配置文件。在IP领域，围绕这些处理器有很多选择，我们需要缩小范围，以便以可衡量的方式进行验证，人们可以自信地认为他们选择的配置已经经过验证。今年晚些时候，我们将看到RISC-V国际发布的概要文件的定义。这是一个巨大的挑战，它正在OpenHW内部公开解决。”

波斯纳同意这种方法。“我们有所谓的主要资料。这为客户创建了一个起点。它允许我们推出IP的一组配置，更具体地说，是启用和禁用特性的交叉组合。这些主要配置文件从根本上为客户提供了一个起点。我们提供了一些主要的配置文件，客户选择其中之一，他们就准备好了。没有配置步骤，但是有一定的灵活性。客户仍然可以更改FIFO深度或关闭功能。他们不能做的是开启那些可能没有经过交叉验证的能力。这从根本上反映了我们的内部发布和版本控制。 We can control exactly what the customers see. In a scenario where you have multiple customers asking for the same set of capabilities, they can be very easily packaged as a prime profile. That may not be deployed across all of the customers.”

还有其他方法可以解决这个问题。Arteris的Siwinski说道:“我们的IP是基于预配置和预验证的构件进行设计的。“我不会说这是正确的设计，因为很难说这是否是真的。显然，一切都必须经过验证和验证。我们从一开始就采取措施，以确保我们不需要生成太多不同的版本，以至于所有的东西都必须经过测试，因为这对我们的客户来说真的很难。构成配置系统中更复杂部分的每个构建模块都经过了非常彻底的验证。”

模拟电路带来了其他挑战。“建筑师想要高水平的可配置性，”Aakash Jani说Movellus．“更多的知识产权公司，无论你购买的是PLL还是ARM核心，都需要开始交付软IP这是可优化和可配置的。模拟IP的特殊之处在于，它们需要大量的强化服务，这将迫使IP市场开始为传统的模拟区块寻找更多的数字解决方案，这样它们就可以提供软级别的可配置性。”

IP基础设施
在设计之下，一个新的IP级别正在被创造出来。它通常被称为基础设施IP，并不会增加功能。但是它可能有助于构建更优化的实现，或者执行一些独立于用例所需的其他功能。Movellus的Jani表示:“许多新设计公司的实体设计团队缺乏深度和丰富的经验，这与成为大型公司不同。“这是基础设施知识产权二级市场可能真正开始蓬勃发展的地方。”

最早的例子之一是片上网络(NoC)。Arteris IP的研究员兼系统架构师Michael Frank表示:“随着时间的推移，系统中的代理数量不断增加。“在某种程度上，你会意识到，如果他们都需要沟通，就会产生很多连接。如果您有一个集中式仲裁器，一次允许一个代理访问总线，这尤其正确，因为它会产生太多的周期冲突，并且延迟会飙升。这意味着你需要更多的沟通途径，但是是以一种更智能的方式。您可能需要在某些代理之间进行点对点通信，或者对其他代理进行一对多通信，或者对内存进行多对一通信。因此，拥有这种网络范式提供了一种具有必要灵活性的优化实现。”

这可能有多个层面。Jani说:“NoC解决了数据流问题。“但NoC的好坏取决于提供它的时钟网络。每次你触发中继器触发器或同步器触发器，它至少增加了一个周期的延迟。如果你可以在没有这些低效率点的情况下移动数据，那么你就可以改善数据移动，你可以提高多核性能，提高吞吐量，并且用更少的面积和功率来完成。”

在每个公司都试图从其他公司中脱颖而出的人工智能领域，这可能很快变得重要起来。贾尼补充说:“随着我们开始看到人工智能公司在每秒每瓦推理方面聚集在一起，差异化将变得越来越难。”“我们相信，当你将多个领域特定的加速器拼接在一起时，可以通过优化下面的核心基础设施，如时钟网络或互连，来获得收益。通过智能时钟网络、新的时钟架构或新的NoC架构等对其架构进行优化，可以提供每秒每瓦10%到20%的额外推论。”

越来越多的人采用的一个领域是片上监控。Oxland说:“这是一种新的IP类型，广泛用于在不同复杂程度上提供芯片操作的可见性。”“它对系统的预期功能没有贡献。相反，它监视关键的操作指标，从结构完整性到电压和温度，到路径延迟，一直到更高级别的指标，如总线延迟和带宽统计数据。随着系统复杂性的增加，这类IP将成为每个集成电路的主要组成部分，我们将看到越来越多围绕硅生命周期管理的创新。”

IP即服务
在软件行业，开源导致了软件即服务(SaaS)公司数量的迅速增加。这可能也会发生在开源硬件领域。“开源处理器IP给IP产业带来了革命性的变化，”SmartDV应用工程总监Bipul Talukdar说。“然而，选择一个可用的RISC-V处理器IP并将其集成到设计流程中并不像看起来那么简单。当涉及到处理必要的管道(如固件、工具链和各种集成方面)时，存在一些挑战。这就提出了一种基于开源处理器产品化的新商业模式。这可以被称为‘开源处理器产品化即服务’，它有助于针对特定应用对可用的处理器核心进行产品化和基准测试，还可以扩展服务，为特定应用提供任何协处理器或基于自定义处理器的加速需求。”

该行业正在尝试多种方法。Imperas的Davidmann说:“在OpenHW集团内部，成员围绕着一个核心类型的架构。“第一个是32位的RISC-V，具有整数数学和压缩指令。它没有浮点数，也没有虚拟内存。它基本上是一个四级流水线嵌入式核心。今天，大约有五个其他的核心从那发展而来。每个都有不同的特性和能力，并且每个都有不同的公司为工作做出贡献。其中一件非常有趣的事情是，他们采用了核心，并在其后面添加了一个加速器接口，因此它允许您添加自己的外部RTL。它通过定义良好的接口驻留在处理器总线上。这意味着你可以用10个人-年的时间共同构建和开发RTL。 You can download it and use it and add your own secret sauce with accelerators for your different application areas. If you were to do that by adding instructions, you break all the verification. You don’t really want to touch the core. You add your own proprietary stuff around the edge in a non-damaging way.”

一些公司可能需要更大的灵活性。“新指令的添加会对PPA公司首席技术官zdenk picikryl说Codasip．“它可以提高性能，或者减少内存占用。但是你需要工具来帮助你做到这一点。您将用高级语言描述处理器，包括它的ISA和微体系结构，并将其输入到工具套件中。生成SDK、RTL和验证工具。这些工具还可以帮助您找到进行优化的正确位置。剖析器会给你提示，比如指令融合。它确定了可以(或者可能应该)优化的热点。设计师可以进行快速的设计空间迭代，因为他们所需要做的就是更改处理器描述，然后重新生成输出，为下一轮性能评估做好准备。”

如果开源概念适用于处理器，它可能会扩展到芯片上的更多IP。“我们还没有在集成电路的其他功能组件中看到主要的开源活动，但同样的力量将应用于处理单元之外，”Oxland说。“值得注意的是，RISC-V国际，这个开发和维护RISC-V标准的基金会，已经将其工作范围从核心扩展到整个系统。”

异构集成
IP市场中更大的变化来自于对包中多个芯片的异构集成的需求。这种变化正在创造一些潜在的新IP类别。“如果芯片模式被广泛采用，而且价格更便宜，它将重振知识产权业务，”阿什拉夫·塔卡拉(Ashraf Takla)说Mixel．“Chiplets让我们有更多的自由来为我们的IP选择最好的进程，而不是必须将我们的IP移植到SoC其他部分使用的特定进程技术上。如果单一芯片标准成为明显的赢家，一些ip将成熟地作为芯片产品化。”

关于这个主题有许多不同的观点，异构集成标准的进展也有很多不同的观点，这将在以后的文章中探讨。