优化沟槽形状的STI隐窝可以提高开态电流，减少离态漏电。
本文利用SEMulator3D虚拟制造平台构建了一个5nm FinFET流。使用SEMulator3D的模式依赖蚀刻功能研究了不同的STI(浅沟隔离)凹槽轮廓，包括沟槽/地基轮廓、鳍片高度和不平衡鳍片高度的变化。然后使用内置漂移扩散求解器研究了STI隐窝轮廓对器件性能的影响。我们的分析已经证实，更大的底座、更低的翅片高度和更大的不平衡翅片高度会产生更严重的DIBL问题，并导致更严重的偏离状态泄漏。优化沟槽形状的STI隐窝可以提高开态电流，减少离态漏电。
点击在这里访问白皮书。
|
|
|
|
|
|
|
|
|
|
|
|
FINFET……
写。(量子隧道)…信号衰减/记忆减弱&功率损失(衬底到电荷陷阱。由于较高的+ ve电荷，一些信号可能会传播到栅极。@光子中和。
读……不是实际信号(人体静电接触SSD内存传导部分&大气电荷，)