挑战持续EUV

半导体工程坐下来讨论光刻和布莱恩Kasprowicz光掩模问题,技术总监和策略和一个杰出的成员在光电池的技术人员;哈里·莱文森HJL光刻技术负责人;资深技术专家平Nakayamada NuFlare;和阿基》的首席执行官d2。以下是摘录的谈话。本文的第一部分,请点击这里。

SE:在高级节点,芯片制造商在一段时间内的设备上使用传统的特性193纳米光学光刻扫描仪与多个模式技术。然后从7海里,芯片制造商迁移到极端的紫外线(EUV)光刻在芯片模式最困难的特点。使用13.5 nm波长,EUV扫描仪模式特性13海里。那么我们为什么需要EUV呢?

莱文森:原则上与光学光刻。你能做的事情但如果你只是清点数量的屏蔽措施,尝试做,说,一个铸造厂5 nm节点,这是超过100的屏蔽措施。这不是可行的原因有很多。只是考虑到开发周期时间。即使对于7 nm节点,我们可以节省整个月的循环学习通过使用EUV光刻技术相比,光学光刻和多个模式。这是周期时间。然后,因为我们有更少的屏蔽措施,我们最好的收益。这就是为什么人们会EUV。我听说演示从英特尔,他们暗示是多么痛苦的努力做五掩蔽步骤创建一个金属层之类的193纳米光刻技术和多种模式。这是可以做到的。 It’s just very time consuming, very painful and very expensive. At some point, EUV lithography makes a lot of sense.

SE:这是一个挑战把EUV投入生产,对吗?

莱文森:每一个新技术,总会有新的学习和改进的周期。EUV光刻进入下级生产比我们允许与其他技术的成熟,但这是正确的事情。一个伟大的方式来增加学习的周期,加快技术的成熟是把它放到制造业和提出的所有问题。然后你让人们迫切需要解决这些问题。现在这是一个很好的地方。

》:虽然很多进展,使EUV用于生产,还有很多工作有待完成。很多正在发生的事情。虽然今天的使用EUV集中于应用程序的层次,今天的限制是可以接受的,一个完整的实现的所有承诺EUV需要更多的进步。机会的例子包括成本效益没有缺陷掩盖空白,高传播薄膜甚至high-NA EUV,光化性或电子束多波束面具检查,和OPC(光学邻近校正)和教师EUV光刻技术(逆),包括曲线辅助功能。

SE:最初,EUV插入生产先进的逻辑。现在,EUV进入DRAM生产。任何问题吗?

》:我看到DRAM是不同的在三个方面。1、常规模式。2、有极高的晶片设计。它是值得花时间做更好的面具,因为即使是很小的改善晶片产量产生显著的差异。3、在DRAM, flash,冗余设计允许的缺陷在制造业。今日也有价格竞争力的市场。并不是所有的前缘DRAM制造商。但DRAM制造商追求前缘可能需要去EUV最终。

SE:今天的传统光学面具由一个不透明的玻璃衬底层铬。EUV掩是不同的。第一步是让一个EUV衬底或面具空白,由40到50交替层硅和钼衬底上,导致多层250 nm - 350 nm厚的堆栈。在堆栈上,有一个ruthenium-based覆盖层,其次是一个基于钽的吸收器。有什么问题吗?

图1:EUV掩膜的横截面。在EUV,光击中面具6°角。来源:陈德良,V。Philipsen, V。亨德里克斯,E。Opsomer, K。Detavernier C。Laubis C。Scholze F。海恩,M。”Ni-Al合金替代EUV掩模吸收器”,达成。科学。(8),521 (2018)。根特大学(Imec KU鲁汶PTB)

莱文森:EUV掩模空格会发展一段时间的一部分。仍有不足的产生与面具空白,极低的缺陷。EUV光刻层联系和介绍了通过层。这是有一些相当弹性残余缺陷面具上的空白。现在我们正试图模式金属层。这是一个不同的故事。你需要显著更少的缺陷。所以试图让EUV掩模空白的供应商将继续想要得到他们的收益率。在最近有光掩模的事件,我们听到一些论文的主题面具空白。我们的发展high-k吸收器和减毒移相吸收器。 These address very serious problems. And ASML is talking about the idea of a ruthenium/silicon multi-layer EUV mask. That’s something that GlobalFoundries patented a few years back, which can help with these mask 3D effects. So there are two issues here, yield and mask 3D effects. They’re both serious, and they’re going to be with us for a long time.

Kasprowicz:在目前的格式,我们看tantalum-based吸收器。当然,它的工作和生产。我确定收益率仍在提高,所以可能超过供应的需求。这还不清楚。但至少在目前的节点,将记录的EUV生产的过程。这是当你开始迁移超出铸造厂称5 nm节点。他们会做一个额外的收缩,3 d面具需要更多的优势在误差因素的影响。这就是当high-k和PSM(相移面具)元素将开始进入玩EUV掩膜吸收器。多层堆栈可能不会改变现有的0.33 NA EUV工具。这是一个high-NA EUV问题。 So you can improve the multi-layer performance and continue to mitigate the defects. On the absorber, though, it’s a continuous development issue. Nobody has pinpointed exactly what those materials will be for the absorber. There’s a lot of ideas. And then, the question is how long will it take them to vet those out and get them in the marketplace. The bigger question is, how many absorber versions are we going to have? Are we going to have one, two, or six? It’s kind of like what we ended up having at ArF (argon fluoride laser or 193nm lithography). Everybody had a different blank for a different layer, it seemed. In EUV, that’s likely untenable just because of the material costs, as well as all the development that’s required to meet the timing.

SE: 3 d效果和面具是什么问题呢?

莱文森:理想情况下,一个面具只是由一个明亮和黑暗的区域,以及它们之间有一个很锋利的边界。在EUV掩模的情况下,你的明亮的区域是一个反射器,理想情况下是一个薄层。事情的真相是,有效的反射面是40或50纳米表面以下。所以你有这些复杂的相互作用的反射多层与吸收器进行交互。因为吸收不高度吸收,使问题进一步复杂化。这可以体现在许多问题。如果你有偶极照明,由于面具3 d效果,图像从正确的偶极子是身体不同的地方在晶圆图像从左边偶极子。所以你把两个在一起,现在你有一个模糊的形象。这是击败的EUV,你想好解决。还有许多其他的表现掩盖3 d效果。 As far back as 2001, there is a paper from Intel showing that the plane of best focus was a function of pitch, and the range was something like 40 or 50 nanometers, which is a huge percentage of the depth of focus budget. So it’s a very complex problem. A lot of smart people are working on it. Even then, the progress is slow.

SE:在流程流,一个面具空白供应商面具空白。空白是运往光掩模供应商的面具。在传统模式的特性optical-based光掩模,面具制造商使用单梁电子束工具基于变量形梁(VSB)技术。对EUV掩,行业开发了多波束面具作家。我们为什么需要多波束面具EUV掩的作家吗?

Nakayamada:我们用电子束在玻璃衬底上印刷图像。电子束的形状不同大小的矩形或三角形。这就是为什么它被称为变量成形波束或残留边带。VSB面具作家不会消失,只要成熟节点存在。但是现在,在3 nm节点和超越,VSB正在迅速减少。EUV掩上,有更多的功能比光学面具因为EUV可以打印更小的功能。VSB照片打印这样的微小的总数和密集的特性可以6 tera总共有4通过写作。因此,写作时间打印单个EUV掩模长到了令人难以容忍的地步。然而,多波束面具作家通常262000小束大约10到20 nm。即使我们选择一个较小的10纳米梁,增加通过数从4到16中获得更好的位置精度,每个梁有打印只有8 VSB总共高达6 tera相比。 The advantage of multi-beam in both write time and placement accuracy is very obvious. Once again, the purpose is write times. If we write EUV masks using a VSB writer, the write time is two to three days maximum. But if you use multi-beam, the write time is flat. It’s 12 hours or 13 hours. That’s the fundamental difference.

》:一般来说,有两个原因。复杂的面具,如曲线形状,使它很难VSB机来处理它们。对多波束面具作家,不管它是曲线。给定一个特定的决议,你需要,需要相同的时间写面具,无论形状的复杂性。另一个原因是需要更精确的抵制,特别是对EUV,还193我面具的高级节点。更准确的抵制更慢,这意味着需要更多的能量暴露它们。这样面具足够快写,高能源需求应用在更短的时间内,这可能会导致热的问题。多波束面具热的问题,因为对于任何给定的能量较少接触得多比VSB分散在更大的区域,因为热量的分布随着时间的推移,更甚至整个十字线。

SE: EUV掩模检验也是一个关键。EUV掩模过程中流动,可以在十字线出现缺陷或颗粒。如果没有发现并移除缺陷,缺陷图像可能打印薄片,从而影响芯片收益率或引起故障。发现缺陷,行业已经检查EUV掩使用光学检测系统。现在,actinic-based检验工具。有什么问题吗?(光化性检验使用相同的波长13.5 nm EUV找到缺陷。)

Kasprowicz:有几件事驾驶actinic-based检验。其中一个是阶段的缺陷。你如何制造一个EUV空白或面具,有一些信心,没有阶段的缺陷吗?ArF(193海里)检验工具可以捕获模式缺陷大部分通过7 nm节点很经常。他们可能错过了一些微妙的事情,但随着时间的推移有所改善。然后Lasertec ABI工具出来,这是一种EUV掩模空白光化性检查工具。满足部分或大部分的面具phase-defect需求。所以现在你希望有一个干净的EUV掩模空白,满足要求。然后,在接下来的需求,人们认为他们绝对需要有薄膜。当我们学到在过去的12至18个月,product-dependent。 If you have a large single die, two die in a full mask field, then absolutely you’re going to employ a pellicle. You’re going to need that because you’re going to have a high risk of failure. It’s not only one part of the die, but the entire die could just fail and you get zero yield. When you’re running multi die per reticle, such as memory, ASICs, and other devices, you can get away with that and still manage to have good wafer yields. So that was the big driver at the onset. We needed to have through-pellicle inspection and that drove actinic-based pattern inspection, at least in the mask manufacturing facilities. Then you fast forward and all of a sudden that mask is now in the wafer fab. You still have the same problem. The large die providers still want to have actinic pattern inspection with through-pellicle. After they clean the mask, they want to come back and make sure they didn’t ruin a geometry somewhere, or that a particle didn’t get on the mask before they got the pellicle on. So they need that confidence. The lifetime of the mask is also a concern. How many cleans will the mask see, and what kind of erosion in the ruthenium capping layer before you start exposing the multi-layer? So you’re effectively changing your mirror, and you’re damaging your transmission or even damaging your absorber. You can mitigate the problem a few ways. By using a pellicle, it is assumed that fewer cleans will be required during the lifetime of the mask, and perhaps dedicating the mask to a specific tool while you run that product, similar to the way a memory fab might run.

》:面具requalification芯片厂是关键。面具后已经给晶片的生产和工厂,他们需要确保它仍然是好的。这是特别重要的,如果有一个没有薄膜EUV掩模。在最近eBeam主动调查,名人共同表明,光化性和多波束电子束检验将部署。

SE:薄膜也很重要。薄膜是一种薄膜位于一个面具,防止颗粒或灰尘降落在面具。我们需要薄膜EUV吗?

莱文森:它真的与你。现在,我们主要是通过层与EUV联系。这是不太敏感的空白的缺陷。这将是不太敏感的附加粒子。改变当你去金属层。然后,你是否存在差别与冗余内存制造商或使逻辑部分。它也取决于你有12个芯片在曝光领域和1。这将取决于你的商业案例。ASML几年前的一篇论文在这个话题。他们看了看不同的用例。 With a pellicle, you lose transmission, and hence, throughput of your tool. And you have to balance that against your fear of getting a particle on the mask. If you didn’t have any transmission loss, I don’t think anybody would hesitate to use pellicles. They just simplify things.

有关的故事

EUV在下面3 nm和不确定的未来

面具/成熟的光刻技术问题节点