如果设计师可以站的所有规则四模式,道路是明确到10纳米甚至超越。
每2月,nano的专家模式技术的融合在圣何塞,展示他们的路线图,头脑风暴和结果有先进光刻技术研讨会。有比以往更多的困惑,今年部分会议的结果标记(但美丽的)新会展中心的舞厅,但主要是由于行业差异。
不再是一个首选的光刻技术策略或方法,也不保证仅仅扩展将导致更低的成本和更好的性能。然而,很明显,一些行业计划建造的“7 nm节点”与~ 40纳米芯片联系场地拖延已久的EUV曝光技术是否可用。就如何掩盖足以被认为“法庭”一个晚上。竞争者包括印记,指导自我组装,复杂的沉积和蚀刻(MPT)计划和长期生存:直接写电子束。其他工业领域被设备物理或被迫第三维市场现实。
不过,整个会议的消息是,在去年没有突破,只是边际进展,但这就够了。期待已久的首次EUVL生产结果与ASML NXE: 3300工具台积电被激光故障延迟。他们已经取得了10 w的电源使用20%的锡滴。出现激光爆炸责任因素应该达到了50 w 100%的目标,但是…。不幸的是,在低功耗曝光,灰尘落在分划板表面,导致一个新的重复的缺陷,根据杰克陈台积电。
一个晶片说明需要EUV薄膜除了一些手段找到正确和隐藏或- 2到3 nm面具阶段的缺陷。因此,需要更多的创新EUVL可用于大批量生产之前。如果他们在11 nm节点,陈预测13.5 nm EUVL必须用于双模式模式!
另一方面,英特尔的马克•菲利普斯预见EUVL被插入暴露的面具,通过光刻互补策略中直线光栅是用了193我扩展。因为这种面具的明亮的区域覆盖的一小部分区域,衬底相缺陷很容易被隐藏在不透明的材料。企图制造的削减和通过193我多模式需要9面具~ 12纳米级别,根据菲利普斯。
Grating-based结构构成的一个持续的主题会议。无论是100纳米光栅,印刷辊的线栅偏振器使用步骤和flash印记或自对准四模式(SAQP)在193 nm内存,或者真正的手臂逻辑互连的水平,一切都似乎是将光栅。半导体的应用所面临的挑战仍然是面具和通过。当光栅正交层有相同的球场上,通过维度必须在半节,这与SAQP并不容易。实现更大的通过意味着阻塞3邻线(服从SAQP着色规则)或更大的痕迹。
Kenichi Oyama电话描述各种hole-shrink方法可以产生所需的结构通过和行切。等离子体辅助聚合物沉积减少光刻胶孔大小23海里而RIE洞收缩方法修剪开口在光刻胶19 nm SiO²层下面一个SOC间隔,而分离孔腐蚀之前,似乎重叠!有两层,插槽可以到14 nm宽而接触孔达到16 nm。所有需要,然后去~ 5 nm芯片为5.5纳米光栅,一半还捏造通过电话使用论坛曝光,CVD碳间距器和SA8P——自对准八倍的模式!
使电路结构35(27或19)乘以小于波长193 nm曝光需要非凡的精度从第一次接触过程。甚至1 nm CD或覆盖的原始误差抗拒模式传播到不可接受的扭曲7海里多重图像结构。幸运的是ASML和尼康193海里曝光工具提出事实上基督教民主联盟和内在的覆盖能力。ASML NXT: 1970 ci和尼康nsr - 630 d承诺250年吞吐量比wph和改善稳定尽管照明和十字线的变化。
Cymer升级了控制软件的XLR660iX提高稳定性,。不变的波长和带宽(E95% = 300 fm + / - 5 fm)现在维持在每击中很多即使天然气补充。计量工具被设计用于sub-tenth-nanometer性能,根据阿迪KLA-Tencor征税。所以,如果设计者可以胃的设计规则SAQP和其他多重图像技术,似乎很清楚10 nm和超越,即使没有戏剧性的突破。
|
|
|
|
|
|
|
|
|
“试图制造的削减和通过193我多模式需要9面具~ 12海里的水平”
这是因为SAQP /切割/减少/切割/减少/切割/切/切割/切是第一步,也是最容易想象,蛮力的方法。SAQP /切割/保持/削减工作更有效率:https://en.wikipedia.org/wiki/File Triple_complementary_exposure.png
否则让SAQP间隔定义介电缺口代替金属线(SID代替SIM)。然后一些double-patterned金属线自动切割剩余的没有额外的面具。