WLFO的好处和倒装芯片土地阵列(FCLGA)包装使用CMOS rf微机电系统技术。
导航之间的权衡性能、尺寸、成本和可靠性可能是一个挑战在考虑集成电路(IC)包装和end-application。微机电系统(MEMS)的集成,单片或异构,引入了另一层次的复杂性,只有最近的一个主要焦点无需多设备包装。Wafer-level扇出(WLFO)技术可以提高一些
领域,主要是减少寄生互联的大小,按比例,大幅降低整体的形状比普及chipscale包装解决方案。广泛采用WLFO包装推动实现成本水平与传统竞争扇入wafer-level包装。
本研究量化的好处WLFO土地和倒装芯片阵列(FCLGA)包装一个无线电频率(RF) MEMS数字可调电容器阵列与180纳米CMOS集成技术。射频性能铰链批判性的能力包传输信号以最小的阻抗,需要缩短再分配层(RDL)路径和减少,或删除,焊料互联。倒装芯片包装需要一个多层基板和一个中间焊料互连而chip-first WLFO包装利用直接铜RDL债券死垫和路由的单层球阵列。模具尺寸在这两种情况下是1.8×2.2×0.3毫米,使直接比较两个包之间的形状类型。可制造性是解决在这项研究;单片集成MEMS / CMOS的主要挑战是生存能力的典型集成电路包装过程中热、机电可能发生过分强调。
菊花链包装部分受到董事会层面的机械冲击。功能性包装部分受到压力级可靠性。射频特性的功能性包装部分进行印刷电路板(PCB);主要的品质因数是self-resonance频率(SRF)作为整体的寄生损失的结果。
由Rameen Hadizadeh,安西Laitinen大卫Molinero,博士,WiSpry, Inc .和纳尔逊·佩雷拉和Marcio ibsen Pinheiro,安靠公司。
点击在这里继续阅读。
|
|
|
|
|
|
|
|
留下一个回复