安徽大学、合肥工业大学、安徽工业大学、九州理工大学和蒙彼利埃大学/CNRS的研究人员刚刚发表了一篇题为“用于纳米CMOS的四节点扰动的成本优化和健壮闩锁硬化”的技术论文。
摘要：
“随着CMOS晶体管特征尺寸的急剧减小，纳米级集成电路的软误差率呈指数级增长。在本文中，我们提出了一种新型的成本优化和鲁棒锁存器，即CRLHQ，用于纳米CMOS技术的四节点扰动(QNUs)。锁存器主要包括一个5×5矩阵，该矩阵基于互锁源-漏交叉耦合逆变器，以健壮地存储逻辑值。由于构造了冗余反馈回路，锁存器可以从所有可能的QNUs中恢复。仿真结果验证了所提出的CRLHQ锁存器的所有关键QNUs的恢复。仿真结果还表明，与目前最先进的同类参考锁存器相比，该锁存器可以大约减少44.3%的D-Q延迟、7.3%的硅面积和14.2%的延迟面积-功率积(DAPP)。”
找到这里是技术文件．2022年8月出版。
闫爱斌，宋淑凯，张吉祥，崔杰，黄正峰，等。用于纳米CMOS的成本优化和健壮的锁存器，可抵御四节点扰动。IEEE国际测试会议，亚洲，2022年8月，台北，台湾。在出版社。fflirmm - 03770182。
相关阅读
外太空辐射强化芯片
防止宇宙粒子造成的破坏，从高层大气到深空。
尺寸缩放和器件结构对纳米级MOS晶体管辐射响应的影响
意外耦合问题越来越多
更复杂和越来越异构的设计，以及封装中的多个芯片，增加了不必要的交互的可能性。
留下回复