IEEE,半团队在异构集成蓝图优化和集成装置,包和系统级。
半导体行业竞相为半导体成功定义一系列的路线图也是创造的,将不再更新,包括一个全新的关注异构集成。
最新的条目将建立技术集成异构multi-die设备和系统的目标。它支持IEEE的组件、包装和制造技术协会(CPMT),并由半社会和IEEE电子设备(EDS)。随着ird路线图,它标志着整个半导体行业的另一个方面的转变从尺寸收缩特性。而不是把大家先进过程节点,这是复杂的和昂贵的开发,解决方案正在开发,满足特定的市场需求。
这些解决方案涉及许多不同的组件和技术,和先进的包装被认为是一个推动者的异构集成所需。这种方法的卖点之一,是它可以加速投放市场的时间通过集成现成的IP和组件开发的不同的流程节点。它还可以提高吞吐量和降低功率,到目前为止的主要驱动力2.5 d芯片。
建立一个流
这个过程始于chip-package-system合作设计和性能和形变场模拟。反过来,紧随其后的是这些设备的组装和被动者system-in-package (SiP)。从那里,整个系统需要有效地测试。问题是,有太多的选择做这项工作,数据太少效果最好,和太少指导实现一致的产量和产生规模经济。这就是为什么有这么多围绕这些新的路线图。
“也是路线图了它自己的生命,和我们的许多成员,这是唯一的路线图,”汤姆说鲑鱼,副总裁在半协作技术平台。“少一些时间回来,也是成为引用作为指导原则,因为它与应用程序试图改造自己的焦点。现在,有许多不同的团体与不同的路线图前进的活动。”
去年秋天,美国半导体产业协会表示,它将结束也是活动在2016年的春天,所以即将出版的2015年版将是最终的版本。从外面,许多道路地图与更具体的市场应用程序可能看起来像一个突然的转变,但在某些方面不如似乎突然。CPMT,例如,有一个长联系也是装配和包装技术工作组和异构集成重点团队。异构集成路线图是更像一个进化关系的物联网/埃克斯波特学院/云计算时代而不是从过去决裂。它将继续关注竞争前技术,认识到并不是所有的半导体将使用完全相同的架构和包装方法,驱车半个世纪的摩尔定律。
已经航运
华为,IBM、AMD和英特尔都是航运2.5 d - base他们的产品,解决方案和eSilicon报道增加2.5 d设计。但是收集这些包的最佳实践和指导原则是至关重要的发展图书馆的数据必须按这个方法实现规模经济成为主流。
“与包装,包的不同部分需要不同的东西,”William Chen说研究员先进半导体工程(ASE)。“一些应用程序,是否为2.5 d和扇出,需要新的工具。对另一些人来说,5 g,需要一种不同的前端部分合作设计(chip-package-system)优化频率非常高的要求。我们的技术社区没有一种工具。”
路线图将由很多技术工作组(TWGs),将大纲组装、包装、检验和互连技术,需要在接下来的15年,25年的前景的新兴研究领域。包括在路线图将硅光子学、输入功率和电压控制,以及散热的最佳实践,考虑新材料和设备类型,包括芯片和MEMS和3 d-ic架构。
“作为一个产业,我们朝着multi-die设备的优势,从集成电路集成子系统和system-in-package (SiP),”陈先生说。“根据这个,关键是我们有一个路线图,识别终端市场拐点和系统级的影响,以及识别技术在半导体和包集成两个层面来解决新兴的需求。”
这一组的重点是比其名称所暗示的更深远。“这不仅仅是包半的鲑鱼指出。“这是关于死亡,优化整合方案和系统水平。IEEE CPMT和EDS(电子设备协会)和半自然的起点。我们愿意尽可能与其他组织和合作路线图。”
最初的路线图委员会将包括陈、鲑鱼、IEEE的比尔底部,和苏艾耶,加州大学洛杉矶分校教授和IEEE EDS的家伙。工作小组成员到目前为止包括英特尔、IBM、思科、X-Celeprint,弗劳恩霍夫研究所格林威治大学的(英国),马里兰州,德克萨斯州,乔治亚理工大学,大阪大学和北卡罗莱纳州立大学等。
第一个HITRS路线图车间举行ECTC会议5月31日在拉斯维加斯。报告集中在目的、治理和组织HITRS路线图。拟议的技术工作组(TWGs)了。下次会议将是一个全天的车间7月10日,紧随其后的是在半导体西7月11日半天会议。会议之后,随之而来的将是一系列的研讨会在亚洲,欧洲和北美。目标是完成2016年HITRS明年春天路线图。
有关的故事
为什么要使用一个包
加州大学洛杉矶分校的苏艾耶认为,行业需要考虑其未来的方向。
异构多核头痛
使用不同的处理器系统中,功率和性能,但它却使缓存一致性更加困难。
反思处理器架构
半导体行业通用标准不再适用,使一个根本性转变对特定于应用程序的解决方案。
为什么包装问题
随着半导体设计变得更加复杂和独特的,所以做这些芯片周围的包。
|
|
|
|
|
|
|
|
|
|
留下一个回复