为什么使用打包?

Subramanian Iyer是加州大学洛杉矶分校电气工程系的杰出校长教授，也是ibm系统扩展技术部门的前研究员和主管，他与《半导体工程》杂志一起讨论了芯片扩展的未来。以下是那次谈话的节选。

SE:高级包装被视为未来扩大规模的一种方式。你的观点是什么?

艾耶有几件关键的事情正在发生。一个是系统的架构变得非常异构。经典的冯·诺依曼计算机不会消失，但它们将被非冯·诺依曼计算机所增强，这些计算机需要比我们目前所看到的更紧密的内存-处理器互连。神经形态计算和认知计算都将从冯·诺伊曼范式的崩溃中受益匪浅。第二，系统正在变得信息物理化。它们不再仅仅是电子产品。它们是带有传感器和MEMS的电子产品。异质性变得非常重要。另一件正在发生的事情是，soc的成本急剧上升。

SE:我们说的是什么样的数字?

艾耶:一个新的基本SoC的非经常性工程费用至少为3000万至5000万美元。对于一个大处理器类型的SoC，它是5亿到10亿美元。设计领域出现了大规模的整合，其中规模最大的是Avago-Broadcom。但还有很多其他的事情正在发生。所以如果你回到硅谷，看看那里有多少创业公司，答案是非常少。原因是构建一个SoC需要三到五年的时间，至少需要3000万到5000万美元，没有人愿意把钱投入如此有风险的东西。等你拿回筹码的时候，市场可能已经蒸发了。

SE:这对摩尔定律意味着什么?

艾耶这是硅芯片缩小功能的模型。但如果你看看董事会和包装，在过去50年里，它们并没有缩水多少。如果你回到20世纪50年代末，我们做的是15微米的特征。今天我们正在制造15纳米的特征。但在20世纪60年代末，沥青约为395微米。今天我们的音高大约是150微米。如果你看看其他的包装指标，无论是凹凸音高，BGA音高，它们都没有那么大的比例。这并不是对摩尔定律的全面解释。如果你把整个系统看作一个整体，那么缩小包装和董事会就成为摩尔定律的一个组成部分。这就是我们加州大学洛杉矶分校正在努力做的。

SE:那么有哪些变化，哪些保持不变?

艾耶:任何时候你构建一个新的SoC，你基本上是把以前做过的所有事情，在一块硅上再做一次，并将它们相互连接。大约90%的SoC以前以某种形式存在过。剩下的10%就是秘方。另一个重要的部分是如何连接它们。我们将非常复杂的soc分解成小块。

SE:这是硬IP还是软IP?

艾耶:我们会让这些作品成为硬IP。这些是die-let。今天你使用软IP并重新合成它。我们是说你不需要重新合成它。我们可以使用硬IP并将其重新连接到SoC。问题是，它必须重新连接，而今天没有简单的方法来做到这一点。凹凸间距为50微米，芯片上的连接在2到10微米之间。我们必须将互连间距缩小到2到10微米，以便与硅片上的布线尺寸相同。

SE:我们该怎么做呢?

艾耶这是一个大的技术项目。我们正在研究它。但另一个问题是为什么在过去的40到50年里没有这样做?原因是没有必要。脱离芯片的需求变得越来越少，当我们这样做时，serdes(序列化器/反序列化器)拯救了我们。在巨大的能源和空间成本下，它允许我们在单个通道上获得非常高的数据速率。尽管我们受到I/ o数量的限制，但我们通过以非常非常快的速度通过芯片发送信号来弥补这一点。

SE:开销是多少?

艾耶SerDes的速度呈指数级上升。如果你看看今天的芯片，大约25%到30%的面积是SerDes。但25%到30%的电力也是SerDes。就像黑板上的信使。

SE:有没有更好的方法来改善互联互通?

艾耶:我们可以使它们高度并行，而不必使用更高速度的互连。这降低了功率和面积的要求。

SE:那包裹怎么办?

艾耶你必须问问自己，这个包到底在做什么?它有许多主要功能。一是它应该保护芯片。这假设芯片是一个非常脆弱的东西，你需要把它放在一个包装中来保护它。然而，随着后端低k介质等的出现，封装已经成为一个大问题。它上面有很多不同种类的材料，所以它的热膨胀系数相当复杂。当芯片温度上升或下降几度时，就会在芯片上产生巨大的压力，导致芯片内聚性失效，尤其是低k介质。这通常被称为芯片-封装相互作用，这是当今芯片封装中的一个主要问题。第二件事是对芯片进行热保护，至少应该是这样。但它并没有这样做。 If you look at where heat goes from the chip, it goes through the heat sink, which is mounted directly on top of the chip. Then the heat cannot escape through the package because the package is usually organic and doesn’t conduct. I would argue the package doesn’t protect the chip mechanically or thermally. The package also allows the chip to communicate with other chips. However, it does it inefficiently. Basically it’s taking some very fine-pitch wires on a silicon chip and fanning them out to get to the BGA pitches so you can mount it on a board, and then connect it to another BGA using tracers.

SE:这个包装有什么做得好的地方吗?

艾耶:它允许我们测试芯片。这个函数做得很好。任何摆脱包装的东西都需要理解我们如何在全规格下测试这些模具。

SE:那么没有包裹会发生什么呢?

艾耶:这样就节省了大量的空间。芯片每边的尺寸约为3倍。对于高I/O类型的芯片，封装面积大约是芯片面积的10倍。如果你摆脱了它，你就能将骰子的占地面积减少到以前电路板上的一小部分。问题是，电路板间距是BGA间距，甚至不能以微米为单位测量。它们是以毫米为单位测量的。你如何把一个板的尺寸缩小到2到10微米?答案是，你必须重新考虑董事会。现在电路板的设计必须很大，正因为它们很大，所以非常昂贵。所以你要用最便宜的材料。 That has been the other Achilles heel of packaging. It has not been viewed as adding value. It was limited to a cost center. That’s why the whole OSAT business took off. Their focus was getting the cost out.

SE:那么你如何才能让这些宣传足够完美呢?

艾耶:将单板更换为硅片。在20世纪60年代，Gene Amdahl有了在一块晶圆上构建整个主机系统的想法。问题是他无法在四英寸的晶圆上获得足够的产量。这导致了SoC。我想做的是选择一个非常大的系统——把它想象成晶圆大小的SoC。它有内存，不同类型的处理器，DRAM, SRAM，非易失性，fpga, RF。把所有东西都放在一个巨大的芯片上。你从这个系统开始，但它就像一个大硅芯片。没有SerDes——或者至少他们不是同一种SerDes。它们的效率更高，因为它们很小。 And there are a lot of parallel connections because wires on a chip are relatively cheap. Now you break up this chip into die-lets that are of the order of 1 millimeter to a few millimeters in size. There are thousands of these making up your system. They are very easy to manufacture, and 90% or them are used in every SoC we have today. You could make tons of these very cheaply and stock them.

SE:这会让他们更可靠吗?

艾耶:在某种意义上，是的，因为你可以优化每个模模的技术。它们并不都必须用14纳米技术制造。有些可以在130纳米进行。通过最小化最新技术制造的模孔数量，您可以最大限度地降低可靠性风险。你也不再受制于一个供应商。

SE:这让开发芯片变得更容易了吗?

艾耶:是的。这与今天的应用软件领域相当。如果你有了一个好主意，你就去苹果或谷歌下载所有的对象，把它们放在一起，然后它就会生成一个应用程序。第二天人们就会下载这个应用程序。这可能要花几千美元。如果行不通，也没什么大不了的。我们需要把摩尔定律转化成一个系统。每一美元能让一个系统拥有更多功能的最有效方法是什么?

SE:这对你的材料清单有什么影响?它更难管理吗?

艾耶:供应链确实变得更加复杂。现在你要追踪很多零件。如果你正在构建一个路由器，你有一个或两个大的soc，你可以用几个芯片构建一个系统。现在你可能有数千个零件，你需要确保供应链的完整性是完整的。但其中90%是通用部件。预计会有小规模的组装作业。”我们将在这些装配厂或中央仓库现场生产90%的模具。如果你想把一个系统放在一起，它可能需要30万美元，90%的模具已经可用。你可以添加一个互连织物把所有这些放在一起。另外10%的die-let并不存在，你必须去开发它们。 So it may cost you another $200k and you can get it manufactured anywhere. That’s your secret sauce. You want to design those things.

SE:互连结构是什么?

艾耶这是一个非常重要的问题。我们需要一种能够以合理的成本生产2到4层间距为2到10微米的互连。我们希望这种材料是导热的，因为我们想从两边吸收热量。我们希望它是刚性的。符合所有这些标准的材料就是硅。硬核包装的人说硅很贵，塑料很便宜。但这些东西的成本不是材料。这是处理过程。今天，即使你竭尽所能，你也能在塑料上得到5微米的线条和空间，但成品率只有1%左右。90%的成本都花在了电线和连接上。 It’s much easier to do that on silicon than on organic materials.

SE:这和硅介体有什么区别?

艾耶:调停者不会消除包裹。我是第一个在中间体上建立真正产品的人之一。中间体和3D就像半步走，你增加了额外的复杂性。你不能把音高缩小很多，所以你只能停留在40到50微米。