如何使用高密度扇出(HDFO)技术来取代TSV-bearing与有机硅插入器插入器,使更高的带宽die-to-die异构集成互联。
高级节点硅的成本急剧上升7和5纳米的节点,先进的包装是来到一个十字路口,它不再是财政审慎包装所需的所有功能到一个死。虽然单模拉包仍将存在,但高端市场转向多模包减少总成本,提高功能。这种转变不仅是添加本地内存,如高带宽的增加内存(HBM)模块(s)到一个专用集成电路(ASIC)死,还将会在之前单一的ASIC代其组成部分,如中央处理单元(CPU)核心,序列化器/反序列化器(并行转换器)和输入/输出(I / O)块。通过分割单片死成更小的功能块,成本可以减少通过改善晶片产量较小的CPU核和重用老,审查知识产权(IP)从之前的硅节点的I / O和并行转换器,不一定需要最先进的硅节点。
小模数multi-die包装的传统方法已经通过硅硅插入器通过(tsv)。虽然TSV方法有迎来了新的前所未有的性能水平,规模的一个主要的限制是不能以越来越高的频率。硅插入器可以处理的最大频率大约4 GHz die-to-die互联之间由于硅的寄生。die-to-die互联增加他们的带宽越来越高的水平,4 - 6 GHz限制可以成为一个主要的瓶颈。消除硅和二氧化硅电介质和使用聚合物作为电介质和插入器本身可以解决这个问题。
本文将讨论如何使用高密度扇出(HDFO)技术来取代TSV-bearing与有机硅插入器插入器,使更高的带宽die-to-die异构集成互联。
点击在这里继续阅读。
|
|
|
|
|
|
|
|
留下一个回复