标签:在矽通过

回顾的制造和可靠性三维集成微电子封装技术:Through-Si-via和焊锡碰撞过程
通过技术论文链接- 12月23日,2021 -评论:0

文摘”的不断小型化电子设备和即将到来的新技术,如人工智能(AI)、物联网(物联网),第五代蜂窝网络(5克),等等,电子工业是实现高速、高性能、高密度电子封装。三维(3 d) Si-chip叠加使用through-Si-via (TSV)和sol……»阅读更多

异构集成使用有机插入器技术
通过公司11月17日,2021 -评论:0

高级节点硅的成本急剧上升7和5纳米的节点,先进的包装是来到一个十字路口,它不再是财政审慎包装所需的所有功能到一个死。虽然单模拉包仍将存在,但高端市场转向多模包减少总成本,提高功能。这shif…»阅读更多

热挑战先进的包装
通过埃德·斯珀林2019年12月- 02 -评论:2

CT花王,节奏、产品管理总监与半导体工程为何包装是如此复杂,为什么力量和热量随不同的用例和随着时间的推移,以及为什么一个现实的力量地图是必不可少的特别是人工智能芯片,总是在一些电路。对半导体工程视频感兴趣吗?注册为我们的YouTube频道»阅读更多

2.5 d供应链准备好了吗?
通过埃德·斯珀林- 9月28日,2015 -评论:0

少数大半导体公司开始发布了2.5 d和扇出包装计划在过去几周,为第一个重大转变远离50年来摩尔定律。这些举措配合商业报告[getkc id = " 82 " kc_name =“2.5 d”]芯片从芯片装配工和铸造厂,现在正在开发。已经有迹象表明……»阅读更多

电子蝴蝶效应
通过布莱恩•贝利- 8月27日,2015 -评论:1

每个人都听说过蝴蝶效应,一个小变化在非线性系统中可能导致大的差异的结果。在过去的40年里,电子行业有近似线性系统,主要由摩尔定律。增量变化可以在每一个新的流程节点使我们做出增量变化和改进设计的许多方面,它的…»阅读更多

分区线越来越模糊
通过埃德·斯珀林- 2月26日,2015 -评论:0

只要大多数半导体工程师可以记住,芯片与离散函数开始印刷电路板,进展到芯片组时是有意义的,并最终被集成到相同的死亡。这个趋势背后的主要动机是性能和cost-shorter距离,减少掩模层,减少硅。但是这个方程已改变过去……»阅读更多

设计的安全
通过欧内斯特·沃斯曼- 08年1月,2015 -评论:0

堆死可以提高性能和较低的权力,但使用[getkc id = " 203 " kc_name =”在矽通过”)(tsv)可以添加新的安全风险。随着集成电路结构,这些芯片的垂直分量包既有利的一面,破产。三维几何形状允许更少的复杂性由叠加设计二维连接它们死了,第三dimens……»阅读更多

3与导师图形Tessent d-ic测试平台
通过不同的作家- 20,2013 -评论:0

三维堆叠集成电路(3 d-ics)是由多个堆死,并被视为关键在帮助半导体产业跟上摩尔定律。目前的集成和互连方法包括wirebond和倒装芯片和已经在生产一段时间。3 d芯片通过插入器连接在Xilinx生产,三星、IBM和Sematec……»阅读更多

三维包装的影响
通过安Mutschler- 11年6月,2009 -评论:0

半导体封装成为一个更关键的摩尔定律路线图,该行业仍是解决3 d设计的影响和包装方法设计时间,成本和权力。3 d现在通常用于高容量的应用程序,如手机和SD卡,和完成包装步骤通过芯片堆叠或package-on-package(流行)stac……»阅读更多

  • 赞助商

关于

导航

与我们联系

版权©2013 - 2023 SMG |服务条款|隐私政策
Baidu