电子蝴蝶效应

每个人都听说过蝴蝶效应,一个小变化在非线性系统中可能导致大的差异的结果。在过去的40年里,电子行业有近似线性系统,主要由摩尔定律。增量变化可以在每一个新的流程节点使我们做出增量变化和改进设计的许多方面,它的体系结构和设计过程。

与未来的摩尔定律现在的问题,或者至少放缓,许多新技术已经在研究管道和一些非常接近聚光灯下。这将创建一个有趣的情况。他们中的一些人不改进之前发生了什么。他们是完全不同的。他们要把电子行业变成一个非线性系统,这可能导致许多决策的反思,几十年来一直是毋庸置疑的。

已经尝试过,但摩尔定律实际上扼杀了创新。卡梅伦EDA负责人凯文•卡梅隆从他的职业生涯早期召回事件。“回到我工作了Inmos,他们正在并行处理,而你可以做一些你总是面对工作英特尔。英特尔总是下一个节点,所以他们总是更快。这个杀害了许多新的架构。如果英特尔可以不再扩展它的东西,为别人提供一个机会来改变架构?”

英特尔已表示,它可以扩展到至少5 nm,尽管最近故障finFET的过程。和任何变化由于转变方向远离收缩特性不会在一夜之间发生,因为有这么多的系统中的惯性,即使英特尔的领先后的公司数量继续萎缩。设计公司将尝试使用新技术就像只要他们能改进。但最终,有人会打破惯例和蝴蝶效应将开始。

结果会有很多不确定性,甚至可能有些不稳定一段时间。然而,它可能会导致最快速的变化,从来没有见过的技术。将会有许多失败者,但正如许多赢家。可以肯定的是,没有供应变化将毫发无损的一部分。

这是第一个在一系列的文章中,将研究的一些新兴技术的影响。半导体工程想听到你当我们探索到2025年可能会发生什么。该行业将如何不同,在半导体行业会产生何种影响,知识产权工业、EDA设计方法、体系结构和软件吗?所有这些地区都是在压力下,我们可以坐下来,看事情的发展,或尝试看看什么是可能的,甚至可能鼓励一些人尝试一种不同的方法相比,那些已经使用了几十年。让我一个电子邮件如果你有想法的行业可能看起来像在10年。)

让我们刷新内存
考虑内存。内存和处理之间的关系被定义在1940年代。事实上,整个计算模式是基于它。架构呼吁一个连续的内存空间,指令和数据,并通过一个访问,或者在某些情况下两个总线通信结构。

而这种安排的效率受到了挑战过去,它仍然在很大程度上是因为惯性系统的一部分,处理器和记忆的方式设计。软件基地的投资是如此之多,我们已经迁移到一个时代,硬件是尽一切可能来扩展现有的模式没有扰乱软件。

这个硬件依赖软件的结果是明显的迁移到多个处理器。绝大多数仍然是一个大的内存空间连续的内存空间之间的所有的处理器。“对称多处理(SMP)的问题是,你总是拉数据的处理器和一切卡住来自内存数据总线,”卡梅隆说。“所以你试着添加缓存一致性和创造更多的开销。”

所有的问题要从哪里开始呢?说:“在软件有依赖性,首席技术官超音速。“我不能这样做,直到我做了,这需要一个访问内存。但如果内存不够接近处理元素,我下一步之前必须等待它可能发生。这就是现实。”

这突出了建筑的问题是处理和内存之间的速度差异已经越来越广泛,现在坐在约1000比1。他们之间的权力配置文件差异也越来越多。这两个问题的一部分是数据传输的速度和功率消耗芯片外。

”的全部意义Rambus是帮助记忆的DDR接口连接到使用一个模拟结构逻辑,“说,总裁兼首席执行官的整体三维。“这使得它很快发送信息并将其转换回逻辑。DDR接口允许记忆和逻辑接口通过操纵数据的方式,允许它去得更快,但是假设是基于这两个实体是分开的。如果你把它们放在一起,这一切就消失了。连接通道是prohibitive-8位、16位、128年的数据,是不可想象的,这将大于256,因为力学变得几乎不可能。当记忆是把最重要的逻辑,你可以有数百个或一百万电线连接记忆和逻辑。它不仅是一个提高。它改变了整个范式和将改变架构。”

建筑垂直芯片已经在过去一年中稳步获得蒸汽。“死叠加与传统inter-chip插入器和债券,和在矽通过连接是完全成为主流,”说,研究员节奏。“它将使紧张,具有成本效益的集成不同的半导体技术记忆、逻辑、MEMS和射频通信和新功能产品的低能量。”

记忆也会产生重大影响。“3 d和内存趋势密切相关,”戴夫Eggleston说主要直观认知的咨询。“包装技术不改变经济学。工厂集成在3 d改变了经济学。包装是只有半步。”

或者巴赫解释了为什么3 d记忆不仅仅是死堆积。“3 d记忆可以架构这一层的处理,可以实现多个层。所以,当三星和东芝从24层,然后32 48层,添加更多的增量成本几乎是无关紧要的。他们处理所有的层在一起,对3 d记忆是关键。这些类型的收益不是由叠加实现。”

这并不意味着集成使用tsv没有价值。“TSV减少I / O实力相当,但它不会降低成本,“Eggleston说。“它给你更多的密度和它的地方。”

Pranav莎,首席技术官真正的意图更进一步:“3 d制造允许逻辑上进展迅速,互连,记忆中分层和模拟技术最适合他们。例如,您可以有一个40 nm砷化镓光电互连层夹在逻辑和内存处理器间的通信层和保持一致性。进一步说,这将使芯片像记忆中不同电路类型目前硬塞入一个死解体成非均匀层更好的性能。”

新的记忆
不仅仅是记忆融入的包的能力,就其本身而言,创建非线性变化。还有一个重要的组成部分这一变化。静态存储器和动态随机存取记忆体很久以前就停止扩展,这增加了研究新型的内存。

“下一代记忆(旋转扭矩,ReRAM、相变、交叉点)有共性和第一个是材料科学,“Eggleston说。“这些都需要新材料的工厂,这意味着他们有长交货期。这是长达十年的项目尝试不同的原子和原子的不同组合。他们也使用新物理。这不是电荷存储。他们每个人独特的不同——自旋磁材料、热转换的非晶态材料,离子运动。你必须多电子模型。你需要模型离子。”

每当提到3 d堆叠时,通常有担忧权力和多层结构中积聚的热量。“记忆,一般来说,不是权力饥饿,因为它是不挥发,不需要备用电力,”或者巴赫解释道。“它只消耗力量,当你读和写。电线是相对较短的减少电容,这样你就可以得到更多的位相同数量的权力。你也可以连接更多的位相同的成本。”

周围所有的兴奋这些新的记忆,可能他们不会导致改变发生。“我恢复记忆设计师”Wingard承认。”的根本问题,一直困扰计算机系统在过去的30年是你永远不能得到足够的内存足够接近跟上操作的处理器内部的处理器。通信延迟到记忆细胞从不天平在你所希望的方式,所以你可以在一定程度上减少内存层次结构但不离开。”

首席执行官Virgile Javerliac eVaderis,表示同意。“访问时间不仅是一个函数的内存技术和接口(片上总线宽度、距离和片外),这也是一个内存大小的函数。这意味着即使你有超高速非易失性技术,你总是会付出代价的大小(即使3 d),您将使用中间的小缓存之间也许同样的技术或一些混合SRAM和新的非易失性内存。巨大的区别在于,你会减少很多的延迟。”

尽管所有的技术难题,正在取得进展。“你需要什么东西更快,低功率和非易失性,可以集成逻辑,“Eggleston说。”这就是旋转扭矩磁阻的内存将会成为赢家。他们正在谈论如何把它降到个位数nS。旋转扭矩细胞小于SRAM。圣MRAM是复杂和使用类似40材料放在堆栈蚀刻之前。因为这个有创新需要在沉积和蚀刻,但Everspin处理GlobalFoundries似乎有了很大进步。40 nm制程设备,可以由256 mb,他们正在28 nm,可以去1 gb的嵌入式内存。这是一个赢家。”

比赛还远未结束。“这个行业需要高容量的组合(存储)和高耐力(L2和L3一边),“Javerliac指出。“今天,没有这样NVM技术。唯一的可能是一个混合的两个颠覆性技术:ReRAM或PC RAM(高容量但低耐力)存储和STT MRAM(低容量但高耐力),这意味着我们需要一个L2 (STT MRAM)缓存和存储(ReRAM或极化)非常接近CPU的三角洲之间的技术性能。这是接近统一内存,但尚未统一。”

有更多的生产效益了。“嵌入式记忆的另一个很大的好处,和必要的物联网,是所有候选人技术一旦分离自己从晶体管(RRAM所做,SpinTorque尚未这样做)成为back-end-of-line回忆,“Eggleston解释道。“你有独立的内存数组front-end-aligned逻辑,一旦你有了晶体管可以构建解码和安培在内存数组中。使它理想,因为你没有放弃与SRAM尽可能多的空间。这是目标——取代SRAM出类拔萃。”

前进的道路
有许多可能的影响,这些内存可能进步,其中一些将在本系列以后的文章中更详细地讨论。“我们先看到新设备类型在内存中,“预测再生草,“技术MRAM和记忆电阻器将桥成本、性能、泄漏和耐力特点flash, SRAM和DRAM,但最终我们会看到新的逻辑晶体管和线路类型出现。”

这些可以促进大变化计算。“记忆的进步使我们能够创建结构更像大脑记忆和逻辑密切联系在一起,“或者巴赫说。我们已经开始看到这种进步的采用神经网络进行视觉处理。

一些变化能有多大呢?“半导体技术正如今天我们所知道的那样将在15年内消失,”Mike Gianfagna说,负责营销的副总裁eSilicon。”2.5 d和3 d可以运行得很好,但这些技术可以提供燃料创新所需的吞吐量在15年的时间跨度。这些创新需要实时自然语言处理,图像处理,模拟人类认知和信息的访问海量数据库的能力与人类层面的响应时间。我们讨论的基本程序设计范型和计算架构的变化。”

大多数看到某种形式的变化是不可避免的。“不管最好的内存技术,系统在内存技术,改变“Eggleston说。”系统的家伙讨厌听到这个消息,这就是为什么我不谈论替代,但通过移动non-volatility接近CPU、计算体系结构将会改变。”