架构设计插入器

interposer执行类似于印刷电路板(PCB)，但当插入体被移动到封装内部时，影响是显著的。

传统的PCB和IC设计工具都不能完全执行必要的设计和分析任务。但也许更重要的是，在设计中添加一个中间体可能需要对组织进行更改。如今，领先的公司已经证明，中间人可以发挥作用，使他们能够构建更大、更有能力的系统，而不是仅仅依靠技术扩展。

的插入器的基本元素是2.5 d而且三维包装技术和未来将使一个chiplet市场有待开发。“我们可以将2.5D封装定义为一种多芯片(let)设计，它使用中间体作为芯片(let)和有机BGA/LGA封装之间的中间互连层，”英特尔IC封装和跨平台解决方案产品管理集团总监John Park说节奏．“中间材料可以是硅硅通孔(tsv)，有机再分配层(RDL)，或玻璃。在硅中间层的情况下，它们可以是无源或有源(器件层)。”

介体执行的任务是电连接不同芯片/小芯片中的信号。“通常情况下，干预者提供了一个桥梁公路之间ASIC云蔡斯说，高级职员，信号和电力完整性应用工程师西门子EDA．“它要求高速数据必须通过PHY网桥进行通信，因此尽量减少PHY之间的信号层转换是至关重要的。”

插入器减少了离开封装的信号数量。公司的产品营销经理曼努埃尔•莫塔(Manuel Mota)表示:“人与人之间的距离更近，寄生虫也更少，所以你可能会认为设计和分析会更简单。Synopsys对此．“但想想高带宽内存(HBM)．它使用并行接口进行模对模(D2D)通信。信号的数量和从一边交叉到另一边的颠簸的数量要比你使用某种序列化到包外面时多得多。DDR内存接口通常比HBM类型的内存具有更少的引脚。所以，当你进入这个非常拥挤的中间体，并死在上面时，复杂性就有了不同的方面。”

此外，这样做是为了提高性能和降低功耗。“插入器主要用于降低在不同的模具之间传输大量数据所需的功率，”Andy Heinig说，他是高级系统集成小组负责人和高效电子部门主管夫琅和费IIS自适应系统工程部．“只有将信号摆幅降低到最低水平，才能实现功耗降低，因为信号摆幅高度与功耗之间存在很强的相关性。这意味着信号完整性问题在插入器设计中非常重要。”

插入器的结合将封装、电路板设计、芯片设计，以及可能是最重要的系统设计元素结合在一起。Synopsys的莫塔说:“这不是一个连续的过程，即你设计芯片，然后考虑封装和插入器。”“中间体是系统设计的核心，它需要意识到上面的模具。反之亦然。它需要并行的方法或整个系统的协同设计。不同的团队需要紧密合作，他们需要有共同的语言。”

它与PCB有什么不同?Cadence公司多物理系统分析产品管理组总监Brad Griffin表示:“插入器设计可能类似于复杂的PCB设计，但具有tsv和3D集成的高级硅插入器的复杂性远远超过了典型PCB上的复杂性。”“设计和分析工具需要支持更大的数据集，需要依赖于并行使用多个计算引擎的大型模拟。所以虽然有相似之处，但这是一个全新的世界。”

设计流
现在流行的一个词是左移位’，当涉及到将中间人集成到开发流程中时，这当然是真的。“对于如何构建这个多芯片模块的结构，很多问题都是根本性的，你需要在早期回答一些问题，”英特尔公司产品营销总监马克•斯温宁(Marc Swinnen)表示有限元分析软件．“热量问题很明显。你不会想把两块非常热的薯片叠在一起。哪些是热门芯片，这些芯片中的热点在哪里?然后，你需要考虑配电网络和什么样的电压降假设。在锁定架构之前，所有这些都需要计划好。在原型阶段发生了许多这样的事情，并且许多物理元素被拉到左边(向左移动)。我们必须尽早进行分析。”

热是一个越来越大的挑战，因为这意味着单个模具是耦合的，即使它们没有物理或电气连接。这使得分析的划分有问题。它们的接近也增加了模具之间其他形式干扰的可能性。Synopsys公司的产品营销总监肯尼思•拉森说:“有些人正在考虑将光子学集成到中间体中。”“他们很吵。系统中有很多噪音，这会影响整个系统的性能。”

有几个问题必须处理。西门子的Chase说:“使用预测信号完整性(SI)/功率完整性(PI)和使用系统技术协同优化(STCO)技术进行热分析(见图1)的早期原型/规划是防止错误的平面图场景实施的关键。”“基于PCB和封装的工作流架构用于管理更长的信号通道和非曼哈顿几何结构，这些几何结构遍历多个基片，如主板、子板和基于背板的系统。”

图1:当插入体被集成时，协同优化是必要的。来源:西门子EDA

但它们可能会给现有的PCB工具带来挑战。Synopsys公司的Larsen说:“一些老工具在扩展到10,000到20,000个连接时存在问题，而我们发现插入器的连接性是巨大的。”“我们谈论的是数十万或数百万个连接，这超出了许多工具的能力。您可能必须考虑使用IC工具并做它们擅长的事情的组合，例如处理这些刻度，通过分析、优化将中间体集成到更传统的封装设计中。组织需要考虑何时与架构师、封装负责人和硅负责人讨论所需的适当工具。”

这并不理想。西门子EDA高密度高级包装产品营销经理基思•费尔顿(Keith Felton)表示:“设计流程将看起来像一个混合体，不鱼不鸟，因为我们正在融合领域。”PCB工作流程能够支持多基板信号路径，并能够管理不同的基板材料和堆叠。有些材料和结构是硅或类硅的，对于这些IC设计工具最适合它们的提取和建模。”

在新工具完全具备能力之前，它会给组织带来挑战。“这不是一个具体的技术问题，这是一个组织问题，”Ansys的Swinnen说。“这种新技术不适合他们现有的组织。有些公司从两个方面着手。首先，有些公司更以PCB为中心，从包装和PCB方面着手。他们现在正在增加芯片的更多细节。但也有其他更以芯片为中心的公司，他们认为从芯片方面增加更多的包装和PCB类型信息。这两个世界正被拉近。”

流中还需要其他方面。Mota说:“你可以有数千个信号从一个骰子传递到另一个骰子，并且会发生故障。”“你是怎么处理的?”你可以用冗余来做。我们已经在HBI或AIB和HBM等并行接口中看到了这一点。你需要有冗余，以及在组装后进行测试和修复的能力。这给了你一些额外的稳健性。”

新工具是增加采用的基本要素。Swinnen说:“EDA工具有一部分负担要承担，因为它们应该使这更容易。EDA工具传统上是完全分开的，一方面是PCB，另一方面是芯片。这需要新一代专门针对3D集成电路的工具。现有工具在处理这一问题上有些短视，它们需要更广泛的应用范围。”

这些工具还需要开拓新的领域。Park说:“硅插入体的物理尺寸通常限制在1.5倍或2倍的十字线尺寸。”正因为如此，公司想要评估将一些芯片从中间层移到层压BGA上。他们需要用电来验证性能，比如放置高速并行转换器在层压BGA上和在中间体上。这确实是一个系统层面的挑战。”

垂直整合
成功使用中间人的公司也恰好是垂直整合的公司，可以管理流程中的所有内容。他们的任务是优化整个系统。

我们还看到了HBM的一个案例，其中已经制定了必要的标准，这使得存储器的设计和制造与芯片和插入器的设计分离开来。晶圆代工厂也在尝试提供经过验证的可重复使用的中间体设计，以降低采用该技术的相关风险。

但业内有一种彻底打破这种局面的愿望。这将允许芯片设计由一家或多家公司进行，而中间体设计和集成则由另一家公司进行。

这不仅需要更多标准化在工具中，也在方法和相互联系中。Swinnen说:“如果你要制造一个通用的芯片，可以用在任何插入体上，就必须有标准。”“你需要某种guardbands这是内置的。例如，您可以定义电压降允许值。多氯联苯也有同样的问题，也有同样的问题。你的电压必须在一定的水平内，甚至让单个芯片正常工作。”

如果中间体和封装市场最终看起来像今天的PCB市场，集成的概念就会改变。Larsen说:“芯片的一个有趣趋势是，你可以为一个市场设计一个具有一定功能的系统，然后重用该包的大部分——也许只是去掉一个芯片来满足另一个市场的需求。”“这为复杂性带来了一个新的维度。你可以在多个市场中使用一个插入器，这意味着你可以根据最终市场插入不同的模具。”

需要新的工具和模型。弗劳恩霍夫的Heinig说:“由于缺少预定义的互连模型，在勘探阶段出现了信号完整性问题。”在验证阶段，缺少全路径寄生提取方法。目前，市场上还没有真正用于芯片封装优化的协同设计方法。此外，用于早期设计探索的工具并不可用，但却是必要的。”

结论
当今存在的工具提供了足够的能力，使复杂的、垂直集成的公司能够使一切正常工作。要成为主流技术，需要新的工具、方法、模型和标准，这需要整个生态系统的共同努力。已经证明这是可以做到的，现在需要扩大这一范围，以便出现更通用的方法。

大部分工作正在进行中，当与插入器相关的成本降低时，它将迎来新一代高性能、低功耗的设备，可以随意定制。这是More than Moore的一个基本元素，而芯片的兴起将大大降低与这种类型的设计相关的NRE成本。这一直是我们的目标美国国防部高级研究计划局通用异构集成和知识产权(IP)重用策略(CHIPS)计划于2017年启动，它可能越来越接近现实。

相关的
缺少中介抽象和标准
干预者仍然需要向大众开放;好处包括更大的灵活性和更少的衰老影响。
干预者知识中心
关于调停者的头条新闻、博客和白皮书。
HBM3:对芯片设计的重大影响
新的系统性能水平带来了新的权衡。
芯片制造商开始重视集成光子学
这项技术可能会催生下一波摩尔定律。要做到这一点需要什么?