在先进的包装少了什么

尽管摩尔定律是精疲力竭了,仍然有一个需要增加功能密度。所做的越来越多,这是在异构集成包或模块的水平。

这是比看起来要难。此时没有标准化的方法和工具经常翻新现有版本的工具,没有考虑多模包的挑战。但随着过程扩展变得更加困难和昂贵,系统变得更加复杂,multi-chip包装变得难以忽视。

在这一趋势的驱动程序:

•更高的系统性能和更低的延迟和更快的吞吐量;
•低功率组件之间由于更少的阻力和较短的距离;
•减少拥堵,降低系统成本
•能够利用组件等模拟所开发的老节点。

先进的包装已经获得动力模拟/射频世界在过去的几年里。2.5 d包被等公司AMD销售、华为、思科和IBM的高速应用成本不是一个关键因素,他们在过去的一年里得到一个巨大的提升的推出从SK HBM2海力士和三星。

扇出已经在开发替代2.5 d。9月推出iPhone 7日,是第一扇出的大众市场实现。它是基于台积电的综合扇出(信息)的过程。

不过,因为这些方法抓住问题浮出水面其他先进的包装可以用于什么。,同样重要的是,需要简化这些流程,规范他们的收益率是可预测的,规模经济可以生效。这通常会导致一个讨论可以自动化,需要哪些工具,可以修改来解决这些问题。

“并行转换器不规模以及一些数字技术,所以人们开始看实际操作的并行转换器处理器和集成到某种载体——无论是一个包或一个插入器”约翰公园,集成电路包装和产品管理总监跨平台解决方案节奏。

为了解决这个问题,工程团队开始寻找一个环境捕获的逻辑和签字仿真系统的捕获。从历史上看,有一个连接工具集成电路设计师,和一个单独的连接工具,为包和PCB设计者和仿真环境。

“现在,然而,许多人——尤其是在模拟/射频包装世界更多的寻找是一个单独的环境,这样他们就可以抓住他们的系统级高级比集成电路示意图示意图,”派克说。“例如,一个设计团队可能需要三个不同的集成电路和集成到单个系统或他们所有人在一起system-in-package。通常,与单独的图表,在过去,人们现在想中创建另一个层级的原理图捕获工具芯片已经被完成,并使用该驱动系统级实现。当你这样做,有很多的挑战,发挥作用。在模拟多个技术,甚至不同的流程节点,有各种各样的冲突模型。一个NPN型在技术/流程节点是完全不同的其他流程节点,所以照顾你如何管理模型碰撞当你开始将所有这些不同的技术集成到一个系统成为一个相当大的挑战。”

随着对这一环境的需求,工程团队想要包括系统级互连的能力,包括寄生布局,在一个示意图用于驱动实现。甚至可能更重要的是,他们需要一个金沙集团签字流程。失踪的一大技术布局和示意图。

“当你有两个不同的设计捕获环境,这使得它很难执行一个lv检查,所以这单一环境在理论上有助于简化整个过程验证你的集成电路和系统捕获环境实际上是在系统布局环境中实现,“公园补充道。

同时,多个董事会和多个芯片可以坐在同一个设计线程从最初的概念到最终产品,他们都是高级功能分区的结果到离散的硬件平台/面料-决定工程师的部分设计的产品内部和利用COTS组件的(如董事会或封装芯片),产品营销经理戴夫·恩斯表示的系统设计部门导师图形。“‘包装’有多个步骤,在设计过程中发生。芯片是独立包装,或与其他主动和被动组件集成在一个机械包装。董事会独立包装,或与其他董事会内部机械集成方案。在一些系统中(例如汽车ecu),这些包通过电缆与其他包集成利用。然后,当然,还有系统的系统集成和包装可以虚拟(无线通信的形式)或物理。”

今天的问题是,这些分区独立于其余的决策设计实现过程,并没有完全理解ICs,包或董事会可以重用以前的产品,他说。“智能的工具捕捉系统架构和集成系统设计阶段multi-board系统的功能实现和布线互连现在在线。下一代的设计工具将帮助决策和交易发生在与硬件功能系统分区阶段,软件,电缆和机械附件,取代猜测与多域虚拟样机和手动和自动化集成步骤。”

一个令人信服的选择
Multi-chip包装可以是一个引人注目的选项如果工程团队可以找到一种方法来设计一个解决方案,充分收益率,负责营销的副总裁Mike Gianfagna说eSilicon。

eSilicon摔跤了这个问题在过去的几年里。公司使用各种技术和提供复杂的建筑设计支持,利用其供应链伙伴的研发预算。公司已经完成了多个测试车辆- 8 finFET-class设计来这学习曲线。它遇到了可制造性的问题包括,信号和电源完整性、热完整性和管理、翘曲和co-planarity规范和分析,和衬底材料的定义和发展。

在知识产权的一面,也有挑战,其中只有一个是模型不同的延迟。在体系结构上,重用继续上升趋势。例子:马维尔的模块化芯片的概念,麻吉,意在让设计团队构建多种灵活的soc在模块化的,像格式来减少投放市场的时间和成本。

“困难是理解死锁,这是普遍芯片内部,“说Anush莫汉达斯·,营销副总裁和业务发展NetSpeed系统。“如果你看看multi-die架构、死锁变得非常困难,因为每个不同的模具设计在隔离,而你不知道当你把它放在一起会是如何交互的。很容易陷入困境非常快。”

这就是互联发挥作用的地方,和理解带来的影响的能力子系统;性能影响;并正式证明系统deadlock-free。

多氯联苯的进步
虽然不是历史上的一个大问题芯片设计师,多氯联苯先进包装中发挥着越来越重要的作用。一扇出基本上是一个压缩的PCB在一个包,和2.5 d包是大致相同的概念使用插入器或其他高速互连。

埃德•希快板PCB产品工程主任编辑节奏解释说,今天,参与了PCB的工具开发流程需要更紧密地联系在一起。”产品更小,减少气流。我们需要纳入传统PCB世界所做的机械世界。”

可以肯定的是,机械的世界是一个3 d环境,PCB世界2 d。但是,进步了在三维空间中,PCB世界需要找出碰撞外壳和实时盾牌,他说。“传统的过程是通过一个文件从PCB设计工具的机械工具,在那里他们可以做冲突检查组件外壳——“通过文件回来,”通常意味着“延迟。有时接收者那天不工作所以你失去一天只是想要得到一个答案关于是否可以把一个组件在一个特定的地方。”

PCB昔日的世界和今天的另一个区别是,用于PCB形式因素是相对标准:15“15”。“今天,有很多非标准的多氯联苯在一系列产品,机械,电气CAD和过程可以非常迭代——也许多达30迭代的设计文件来回因为各种各样的原因。有很多动力学在这个合作设计环境适应型的MCAD工具和工具需要同步,因为它不仅仅是机械工作了驾驶的要求。PCB设计者有一个很大的说在影响机械的需求。因此,两队都以协作的方式一起工作产品可能在数百万,”希继续说道。

总系统路径方面的考虑
尽管先进的包装能帮助软化要求时间和信号完整性规则都仍然是一个问题。“特定的信号需要被路由到一个特定的长度或延迟,”希说。“传统上,这是一个要求board-by-board基础上。但是今天你要看整个系统因为一个信号的传播路径在一个董事会通过连接器,也许,到另一个委员会——这是一个总系统时间路径。通常当试图满足延迟规则,目的是匹配信号的长度在一个字节,或一个接口。匹配长度,通常跟踪是细长的,占用PCB房地产。”

共同的挑战是一个电路板可能是密集的,没有添加这个伸长。然后交配董事会,可能有很多房间所以设计师需要理解松弛管理可能发生——系统设计。

在一天结束的时候,规则必须设置时间路径以外的一个董事会,到另一块板上,然后确定最好的补偿。不幸的是,这不是一个简单的过程。但与其他问题详细的上面,多行业的开发工作正在进行解决,如果解决不了,这些挑战。

有关的故事
先进的包装选择,埃德·斯珀林的问题
扇出新技术开发;2.5 d问题点成为舆论焦点。
2.5 d,扇出便宜
标准、新材料和不同的方法正在发展驱动2.5 d, 3 d-ics和扇出成为主流。
思维的芯片
Intel和AMD, IBM先进包装;性能是关键驱动程序。
先进的包装需要更好的产量(博客)
为什么讨论已知好死突然又如此重要,以及如何实现它。
包装的战争开始
OSATs和铸造厂开始发行和投资在准备主流multi-chip架构。