一个底漆wafer-level包装和使用的技术。
芯片封装已扩大其传统的定义为一个离散提供保护和I / O互连芯片包括越来越多的方案多种类型的芯片。先进的包装已经成为不可或缺的将增加功能嵌入到各种各样的电子产品,如手机和无人驾驶车辆,通过支持设备密度高在一个小的足迹。芯片封装行业的进步甚至引起IEEE组件、制造业和技术社会(CPMT)改变它的名字在2017年电子产品包装的社会,拓宽其初始的技术范围[1]。
一种先进的包装技术叫做“wafer-level包装”巨头(),集成电路的封装,同时晶圆的一部分。这种类型的包装可以创建一个晶片包,几乎是同样的大小与原始死亡。晶圆级包装的一个例子是嵌入晶片级球阵列(eWLB),最初是由英飞凌在2000年代末[2]。使用的这个包类型变化OSATs今天。在这个包装方案,好的载体晶圆放置正面朝下死去,然后嵌入在环氧树脂模具。压模组合形式重建后的晶片,然后加工成分配层(rdl)与接触死亡脸上疙瘩”扇出“再分配。重组晶片之前随后丁最终使用(图1)。
图1:eWLB处理
使用其他先进包装技术结合wafer-level包装如图2所示。
在矽通过(TSV)是一种垂直互连,通过完全通过硅衬底。在图2中,TSV被描述在一个硅插入器,插入器提供了一个电气接口高密度死亡与其包装之间的连接。最初推广替代引线结合,tsv使multi-die叠加对3 d集成,同时优化电阻通过最小化互连长度。
rdl导电连接,重新分配电气连接为I / O模垫;他们可以位于一个或双方的死亡。赶上今天的带宽和I / O的需求,RDL线宽度和间距要求越来越萎缩,并正在处理类似BEOL(线)的后端连接使用铜波纹处理使较小的线宽度。同样,代替传统的焊料,铜柱被用于实现小模数模之间的连接。
图2:一个设备包的例子。
先进的包装技术继续发展和支持增加设备密度和I / O连接。最近开发的技术、铜混合成键,可以规避距限制碰撞直接焊接铜和介质表面相应地区另一个活跃的表面上。我们急切地等待这些新的创新包装,使下一代的先进的电子产品。
引用:
[1]IEEE电子产品包装的社会。https://eps.ieee.org/about/eps-history.html
[2]m . Brunnbauer e . Furgut g .啤酒和t·迈耶”嵌入晶片级球阵列(eWLB),”2006年8日电子包装技术会议,新加坡,2006年,页1 - 5,doi: 10.1109 / EPTC.2006.342681。
|
|
|
|
|
|
|
|
|
|
|
|
你好,桑迪:虽然短暂,但我发现你的文章很丰富。谢谢
另一个影响是来自异构集成。