复杂包的独特挑战需要高模拟保真度来表征性能。
电子封装继续变得更加复杂，更高的设备数量，更高的功率密度和异构集成(HI)变得越来越普遍。在移动领域，曾经是印刷电路板(PCB)上独立组件的系统现在已经与所有相关的无源设备和互连一起被重新定位为单个封装系统(SiP)风格的子组件。高功率计算和数据中心包也出现了类似的趋势，其中内存已经转移到单个基于中间体的集成包中。与现代先进封装的快速发展和复杂性的增加相比，控制机械应力和传热的物理定律一直保持不变。虽然近年来包装材料的发展取得了巨大的进步，但还没有一种革命性的材料可以消除机械应力和热问题。
为了在封装设计过程中指导工程决策，机械(结构和热)模拟是预测器件性能、研究器件故障、探索根本原因和执行优化研究的合适工具。这篇博客文章将关注需要高模拟保真度的复杂包的独特挑战，并探索两个用于模拟的案例研究描述封装热性能。
第一个案例研究描述了一个场景成套系统设备是为移动市场设计的。该封装预计被夹在两块堆叠的印刷电路板(PCB)之间，这限制了从封装中去除热量的可用选项:热量必须传导到PCB，并且有限的总封装厚度排除了顶部的铜散热器。
以下改进在a双面成型球栅阵列(DSMBGA)进行了测试:高导热环氧成型胶(EMC);用大铜(Cu)柱取代BGA;以及系统级底填料，用于密封底部侧暴露的模具和PCB之间的间隙(见图1)。在这些选项中，只有系统级底填料提供了显著的热改善:在标准JEDEC静止空气环境中，从结到环境(ΘJA)的热阻约降低了10%。Cu柱的改善可以忽略不计，高导热EMC的改善不到1%(见图2)。该模拟使用西门子Simcenter Flotherm进行。
图1:典型BGA器件(a)与带有有源器件和模具的DSMBGA器件(B)之间的BGA布局差异。(C)显示DSBGA设备的代表性横截面。
图2:(A)基材底部模具下板级底填料的位置。(B)非欠填充(上)和欠填充(下)的模拟温度差。图像之间的颜色比例是一致的。(C)不同底填热导率的模拟结果图。
本报告中的第二个案例研究是一个大型物体的耦合结构-热模拟高密度扇出(HDFO)封装具有一个中央专用集成电路(ASIC)和多个高带宽内存(HBM)模块(见图3)。大多数热模拟假设(为了速度和简单起见)在ASIC/HBM模块顶部和盖子底部之间有一个恒定的热界面材料(TIM)粘结线厚度。在这项研究中，我们希望更好地了解ASIC和模块区域的粘结线厚度(由于翘曲)的变化如何影响封装的热性能。
图3:大体HDFO模型。四分之一对称视图(左)。扩展视图(右)，盖子隐藏，显示ASIC+6 HBM HDFO模块。
首先在Ansys Icepak中模拟了一个63 x 63 mm的HDFO封装，以生成可应用于Ansys Workbench Mechanical结构的“开机”温度剖面。该温度剖面有两个目的:作为整个结构模型的温度条件，以产生应力，并计算由于每种材料的不同热膨胀系数而引起的模型变形;第二，计算盖顶和基材底温度边界条件，应用于Ansys力学稳态热模拟变形几何和变化的TIM键合线(见图4)。
图4:(顺时针，从左上)Ansys项目示意图，显示耦合热模型和结构模型的连接子系统。包装翘曲，20°C，死虫视图(看基材底部)。应用“开机”热梯度的包装翘曲，死虫视图(与20°C翘曲相同的色标)。从Icepak导入的温度剖面边界条件。
变形的几何形状(在室温翘曲基线20°C和icepak模拟的“通电”温度下计算)被用作热模型的几何形状。活动表面结温度的变化，测量相对于未变形的基线，计算并报告了整个模具表面(见图5)。
图5:ASIC不同模拟温度的温度结果图。误差条表示整个模具表面的总温度范围。
Ansys机械热模型显示，整个模具表面的ASIC平均温度为88.9°C，最高为92.6°，最低为82.8°C(整个模具的温度增量为9.7°C)。20°C形状模型报告的平均模具温度为86.0°C，最高为89.1°C，最低为81.4°C(整个模具的温度增量为7.7°C)。“上电”形状模型报告的平均模具温度为86.3°C，最高为89.4°C，最低为81.4°C(整个模具的温度增量为8.0°C)。
由于模块中心的键合线较薄，模块角的键合线较厚(相对于50 μ m的BLT基线)，导致模型中用于解释键合线厚度(BLT)变化的模具温度似乎更一致(整个模具的delta较低)。本案例研究有助于更好地理解未来模型的不确定性。
了解更多关于Amkor 'sDSMBGA,成套系统而且方案描述．
|
|
|
|
|
|
|
|
|
|
|
|
留下回复