热问题在高级包装中变得更加复杂。
对于复杂的芯片堆叠和系统级封装设备的设计人员来说，散热是一个关键问题。器件产生的热量随着晶体管数量的增加而增加，但散热的能力取决于封装表面积。
由于3D封装的目标是将更多的晶体管挤进更小的整体空间，新的散热问题正在出现system-in-package设备变得更加复杂。
斯蒂芬·潘和有限元分析软件解释集成电路中任何导线的温度取决于三个因素。第一个，通常是主要的组成部分是由互补金属氧化物半导体晶体管本身。这可能是最容易预测的组件，并在标准电路设计模型中被考虑。
第二个因素是设备运行的环境。一般来说，移动设备的运行环境不如传统的台式电脑控制得好。将阳光直射下的口袋或钱包与有空调的办公室里通风良好的塑料盒进行比较。
“物联网“应用也带来了新的环境问题，尽管这种系统的高性能元素通常可以放置在更可控的位置。
最后，电流在器件内部的导线中流动导致焦耳加热，无论是在载流导线中还是在与导线紧密耦合的导线中。此外，随着导线温度的升高，电阻也会升高，从而导致进一步加热。
热流不是电路
但是热量去哪里了呢?在单设备封装中，它从有源层传输，通过互连网络，并通过封装布线到电路板。产生异常热量的芯片，如微处理器，通常使用直接附着在封装表面的辅助散热器。
重要的是要记住，这种热流在很大程度上是不受控制的。虽然电路是一个精确定义的二进制逻辑的复杂网络，但热传输不受这种设计的限制。热量沿着最小阻力的路径(通常是铜线)遵循热梯度，无论特定的导线是否携带电流。
加州大学洛杉矶分校材料科学与工程系杰出教授涂景宁解释说(纸EP12.3.1)在今年于亚利桑那州凤凰城举行的材料研究学会春季会议上，随着封装变得越来越复杂，热传递的非定向性质可能会产生令人惊讶的结果。例如，2.5 d封装一般采用硅片插入器的数组在矽通过(TSVs)作为基板。各冲模都是并排平铺在中间体上的扇出将焊点连接到tsv的布线。众所周知，如果电流密度在扇出接线超过电迁移限制，可靠性就会差。适度增加走线厚度一般就足以解决问题。
然而，散热是另一回事。一些热量将通过焊锡凸点和tsv消散，其后果将在本系列的下一篇文章中讨论。
但是记住，热流是不受控制的。如果Die 1是一个热运行的逻辑芯片，毗邻Die 2，一个相对较冷的逻辑芯片内存芯片，那么热量可以从模具1沿热梯度向下流动，通过中间体，进入模具2。特别是在测试和老化期间，当2号模具处于不寻常的压力下时，这种过量的热量会导致热迁移，最终导致器件故障。
在复杂的封装中管理热迁移尤其具有挑战性，因为它往往落在不同的设计责任区域之间。模具1的设计师在他们自己的设计中可能已经考虑了电迁移，并期望封装能够消散他们产生的热量。Die 2的设计者希望封装能在他们的设计规范内提供热环境。因此，管理两个骰子之间的交互就落在了系统和包装设计师的肩上，但他们不一定能获得这两种设计的详细热模型。
热迁移设计
合适的建模工具确实存在。Ansys副总裁Norman Chang解释说，封装设计人员可以分析热流，而不必单独建模数十亿个晶体管和电线或数千个单独的tsv。
然而，Amkor高级封装工程副总裁Jesse Galloway指出，插入器的设计者需要精通电迁移问题，并对电流限制和其他插入器要求有明确的设计约束。他说，封装式系统设计相对较新，但增加设备密度的动力正推动更多设计师朝这个方向发展。虽然电迁移和热迁移分析现在是根据需要进行的，但他希望它们在未来成为设计过程的常规部分。
有关的故事
FinFET结垢达到热极限
推进到下一个流程节点不会产生与过去相同的性能改进。
芯片热损伤扩大
热问题在高级节点上重新浮出水面，提出了半导体随着时间的推移在各种应用中的表现如何的问题。
以功率为中心的芯片架构
新的方法可以降低能耗，但很多都很难设计。
电源管理升温
热效应现在是设计的关键部分，但如何处理它们并不总是显而易见或直接的。
|
|
|
|
|
|
|
|
|
|
留下回复