随着传统的扩展力度逐渐减弱，以功率为起点的新芯片架构正在出现。

虽然这一趋势已经发展了一段时间，但随着设计团队在各种新市场中权衡越来越多的设计挑战和选择，这一趋势正在得到额外的推动和紧迫感。这些选项包括多模式而且finFETs，利用不同的材料，如FD-SOI，以及许多先进的打包方法，其中包括扇出而且2.5 d．

与此同时，人们更加关注在相同的流程节点上使用架构、微架构、各种缓存方案以及为特定市场优化的这些流程的新版本做更多的工作。这也包括在硬件上做过去由软件处理的事情，或者在软件上做传统上由硬件完成的事情。

“我们正在看到新的架构，他们正在重新思考处理器、缓存和外部内存的基本范式，”ibm的产品管理总监克里希纳•巴拉钱德兰(Krishna Balachandran)表示节奏．“各家公司都从节能的角度来看待这一切，并将每瓦性能应用于21世纪的应用，比如气候测绘，甚至是炸弹模拟。底线是我们不能像过去那样继续建设服务器群。”

在某种程度上，电子行业将缩小其范围，并建立规模经济，这将使其中一些选择负担得起，对许多应用来说足够好。但就目前而言，选择和可能的组合的数量似乎在增加而不是减少，降低功率和相关的物理效应，如热，成为许多设计的核心部分。

异构的方法
一种降低功耗的策略涉及异构多核计算，它在多个垂直市场上获得了广泛的关注，因为它允许计算作业在针对特定任务的处理器和内存上运行。如果操作得当，这种方法还有一个额外的好处，那就是节省了硅，因为可以提高较小内核的利用率。在智能手机或可穿戴电子产品等许多设备中，一些核心在大多数时间都处于“关闭”状态，虽然这比保持它们处于打开状态更有效，但它可能不如混合使用不同大小的核心那么有效。

这与其他节能方法(如虚拟化)如何协同工作，还有待观察。虚拟化最初是作为一种允许任何软件在相同硬件上运行的方式而开发的，但当数据中心开始使用虚拟化来提高服务器利用率，而不是为大多数空闲的多核处理器的机架供电和冷却时，市场才真正开始增长。在过去，这些服务器是按操作系统隔离的，但是管理程序允许多个操作系统在同一个处理器上运行，这意味着它们可以通过智能调度一起排队进行处理，也可以单独进行处理。

但是，在异构多核体系结构中管理虚拟机监控程序变得更加复杂，因为它们只运行在大核上，这意味着还必须包括一些其他计算方案。

微软嵌入式虚拟化产品经理Felix Baum说:“我们看到的设计有四个大核和四个小核，你可以一次交换一个核。导师图形．“但拥有这种能力对客户来说很难理解。直到最近，Linux才提供了一个调度程序。这带来了很多挑战。如果你开发的是双核设备，那么哪个会先启动?”

缓存一致性是另一种选择，因为它允许所有核心一起工作，但这在异构环境中比在同构环境中要困难得多。“我们知道如何在理论上构建它，已经有一些成功的例子，但市场上没有成功的例子，”的CTO Drew Wingard说超音速．“它假设内存有一个统一的视图，并且系统对内存有一个一致的视图。你需要内存管理单元，不同的架构需要不同的虚拟内存模型。”

Wingard指出，异构计算在移动领域已经普遍存在了一段时间，但还不一致。“异构计算的根源是通过在运行时选择在何处调度不同的计算任务来获得内置效率。”

目前正在进行的工作是使跨异构计算元素更容易实现缓存一致性。一个巨大的挑战是使不同核之间的数据保持一致，这在同质多核系统中相当简单，但当核、内存和其他IP块由不同供应商开发时就困难得多。当一些知识产权是由芯片制造商内部开发的，他们希望尽可能长时间地利用它时，这就特别麻烦。

异构缓存一致性的最大挑战之一是使核心之间的数据保持一致。

微软的首席硬件架构师David Kruckemyer表示:“关键在于所有东西之间的对话方式Arteris．“你把它放在骰子上的方式会影响时钟和电源管理。通过使用互连层，您可以将各种IP捆绑在一起，并将任何本地一致协议转换为单一层，并创建一个一致的子系统。”

Kruckemyer说，挑战在于理解一致性协议所有可能行为的总和。“但如果你能适应原生相干模型，你就可以拥有不同大小的缓存。因此，你可以通过添加更多的组件来扩展互连的功能，并且可以通过多个时钟和电压域来降低功率。”

这说起来容易做起来难，而且需要大量的工作。但它也提供了一些有趣的可能性，在不改变制造工艺或材料的情况下降低现有节点的功率，并延长已经付费和经过市场测试的IP的寿命。

在关键任务市场中，异构核心还增加了另一个有趣的元素。安全固件更新可以按顺序完成，而不是重新启动整个设备。

均匀的方法
同构计算也没有被排除在外。虽然人们更多地关注异构解决方案，但有更简单的方法来实现结果。

Cadence的Balachandran说:“底线是，如果你想要能源效率，你需要定制逻辑。”“硬件加速是一种方法。也有基于移动数据成本的新计算形式。”

这就是Rex Computing背后的想法，这家初创公司正在开发一种新的处理器架构，据称与现有的基于GPU和cpu的系统相比，该架构的能源效率将提高10到25倍。该策略是严格限制数据的移动，依赖于分散在模具周围的均匀处理器内核之间的硬调度，模具表面的80%左右由SRAM占用。该公司计划下个月推出首款采用台积电28纳米HPC工艺的16核芯片，并计划于2017年下半年推出基于finfet的16纳米生产芯片。

Rex的创始人兼首席执行官Thomas Sohmers说:“如果你看看今天的现代处理器，移动数据所消耗的能量是处理数据的40倍。“我们的目标是在软件方面尽可能地降低复杂性，使系统更高效。我们去掉了mmu、分页和虚拟内存。”

结果，他说，静态延迟是可预测和快速构建的。这家公司在大约一年的时间里就从概念发展到破产。

还有一些芯片制造商并不是完全异质或同质的。例如，英特尔正在将Altera的fpga与其服务器处理器相结合，以增加芯片本身的可编程性，但它做的是小型fpga的冗余阵列。

手臂的大。LITTLE架构同样使用不同大小的核心，但许多芯片制造商正在使用big的多个实现。小芯片。但在某些情况下，解决方案可能会超出设计范围，扩展到如何首先利用各种计算元素。

该公司物联网营销副总裁Zach Shelby表示:“我们看到32位和64位微控制器正在迅速进入MEMS领域手臂．“但问题是我们如何获得正确类型的软件应用程序，这些应用程序的容量足够大，可以反复做同样的事情。FPGA不太适用于低功耗应用。如果你在硅上做专门的混合信号视觉检测算法，你必须使用微控制器，但这是一次又一次的相同应用。”

设计不同的
这也不仅仅是在哪里使用什么。另一个选择是用更少的硅来设计更高效的芯片。这可能是所有挑战中最困难的，因为它需要改变公司内部的设计流程，以及更好的工具来了解可以改变什么。

“一家公司过度设计了他们的电网，因为他们不能很好地分析时间背景下的电压降，”John Lee说，总经理兼副总裁有限元分析软件．“通过解决这个问题，他们能够将芯片尺寸减小10%，并释放路由资源。”

Lee指出，对于物联网，许多设计都不是在最先进的节点上，但它们仍然面临着降低功耗的挑战。“和其他人一样，他们面临的挑战是如何根据时间、布局和提取以及许多其他事情来解释所有数据。”他说，就功能而言，所有这些数据分析都需要向左转移，需要有工具来帮助更有效地破译数据。

即使在已建立的流程节点上进行设计，也面临着降低功率的相同挑战。

越来越多的人认识到，软件和硬件需要更有效地结合在一起，重点是使硬件对软件更容易访问，而不是试图让软件程序员更好地利用硬件功能。

超音速的温嘉德说:“我们有两种可能的方法。”“一种是开发一个神奇的编译器来解决硬件问题。另一种是说，‘这里有一个带API的块来做这种工作，在编程堆栈中有一个资源管理器。你不必把程序员变成嵌入式系统程序员。你必须解决软件人员想要工作的问题。把它看作稳态机器也是没有意义的。你要做的是为整合而设计。”

结论
如今，无论是对电池寿命和电费的影响，还是相关的物理影响(如热和电迁移)，以及这些物理影响对可靠性的影响，电源都成为了设计中的主要限制因素。在很多方面，功耗的成本都在上升，这就是为什么它已经成为越来越多芯片架构的起点。

对付权力有很多方法。没有一种方法是简单的，也没有一种方法可以解决所有问题。电源是一个系统级的问题，这意味着它必须在每个层面上考虑，从使用什么样的组件，如何利用和连接在一起，如何在芯片上布局，哪种材料效果最好，使用什么样的制造工艺，甚至最终如何测试。

但对半导体和设计行业来说，这也是一个巨大的机遇。新的工具和方法正在开发中，可以使电力设计更具预测性，精度显著提高，周转速度更快。变化正在到来，但在这种情况下，它很可能同时涉及许多市场和技术。毕竟，电力是一个全球性问题，需要整个行业来解决。

有关的故事
异构多核头痛
太多的数据
电源管理升温
虚拟化的重新审视
芯片热损伤扩大