深入了解基于模拟的设计技术协同优化。
本文利用covenor SEMulator3D虚拟制造平台及其集成电分析功能[1]，实现了基于仿真的设计技术协同优化(DTCO)。在我们的研究中，工艺建模被用来预测FinFET器件性能对硅锗外延工艺变化的敏感性。模拟工艺是应用于14nm FinFET的末栅流工艺。提取源漏接触电阻和流苏电容，以检测工艺变化对器件性能的影响。最后采用TCAD仿真完成晶体管级仿真。
如需阅读更多，请点击在这里．
评论＊
的名字＊(注:此名称将公开显示)
电子邮件＊(不会公开展示)
Δ
近50家公司超过5000亿美元新投资的细节;扩张热潮的背后是什么，为什么是现在，以及未来的挑战。
BPD提高了性能，但需要晶圆键合，衬底变薄，可能还需要新的互连金属。
为什么为即插即用芯片开发多厂商标准如此困难?
美国贸易管制即将产生影响，阿斯麦考虑并购，索尼投资泰国，加拿大打击中国，美国铟矿床
127家创业公司融资26亿美元;数据中心连接、量子计算和电池吸引了大量资金。
EDA社区如何准备应对即将到来的挑战尚不清楚。
先进的蚀刻技术是纳米片fet的关键未来节点的演化路径。
从特定的设计团队技能，到组织和经济影响，向定制硅的转变正在改变一切。
谁在新一代芯片中做什么，他们预计什么时候做。
新的存储方法和CMOS扩展的挑战指向半导体设计的根本变化和潜在的巨大改进。
EDA行业是否即将出现重大颠覆，并伴随着领域特定架构的新兴时代?学术界当然是这么认为的。
可制造性达到足以与倒装芯片BGA和2.5D竞争的水平。
留下回复