22纳米制程之战开始

许多28nm及以上节点的代工客户正在开发新的芯片，并正在探索迁移到16nm/14nm及以上的想法。但在很大程度上，这些公司陷入了困境，因为他们无法负担高级节点上飙升的IC设计成本。

为了填补市场的潜在缺口，GlobalFoundries，英特尔而且台积电正在竞相开发以22纳米为目标的新工艺。从纸面上看，22nm芯片比28nm芯片速度更快，开发成本也比16nm/14nm低。

22nm是否会像28nm一样成为一个流行的节点，还是只是一个小众节点，时间将会证明，但它确实为代工客户提供了一些新的选择。事实上，从不同的代工厂商，客户可以选择三种不同的22nm技术-平面块CMOS, FD-SOI和finfet。

在FD-SOI例如，GlobalFoundries正在为客户准备之前宣布的22nm FD-SOI技术。与此同时，在另一种可能的选择中，台积电最近宣布了一种新的22nm批量平面工艺。随后，英特尔推出了22nm finFET技术的新低功耗版本。

然而，22nm可能并不适合所有人。与以前一样，客户可以保持在28nm及以上，或跳过22nm，直接转向16nm/14nm及以上。

总而言之，没有一种流程适合所有应用程序。每个代工客户对给定的IC设计都有不同的要求。决策可以归结为几个指标，如功率、性能、区域扩展、进度和成本(PPASC)。

“是否将你的产品推向FD-SOI, finFET(或批量CMOS)的判断是针对产品的，”David Fried说Coventor．“在某些产品情况下，答案将是FD-SOI。在某些产品情况下，答案将是finfet(和批量CMOS)。”

为了帮助代工客户掌握市场，Semiconductor Engineering研究了22纳米的各种技术选择，包括FD-SOI、批量和finfet。

为什么22纳米?
不久前，芯片客户只是跟随节点的进展，围绕每种技术开发产品。但今天，走这条路的客户越来越少，特别是自从市场的领先优势从传统的平面工艺转移到16nm/14nm及以上的finfet之后。

在最先进节点上开发芯片的公司需要领先工艺带来的性能优势。一般来说，模拟、混合信号、射频和相关技术不需要高级节点。

28nm及以上芯片的需求依然强劲。例如，联电在2016年底的28nm和40nm产能利用率均超过90%，200mm产能利用率接近100%。“40nm技术仍非常强劲，”晶圆首席执行官颜宝文表示联华电子在最近的一次电话会议上。

Yen表示，一般来说，由于正常的季节性问题，28nm的需求预计将在第一季度下降，但今年晚些时候将反弹。联华电子尚未就22nm技术发布任何公告。UMC正在出货28纳米芯片，并已开始增加14纳米finfet。此外，GlobalFoundries、三星和台积电也同时提供28nm和16nm/14nm。

许多代工客户希望迁移到高级节点，但他们无法证明这一点。集成电路设计成本和风险过高。总体而言，16nm/14nm芯片的平均IC设计成本约为8,000万美元，而28nm平面器件的平均IC设计成本为3,000万美元。相比之下，根据该公司的说法，设计一个7nm芯片将花费2.71亿美元。

市场研究公司国际商业战略(IBS)表示，为了获得足够的投资回报，芯片的销售额必须是整体设计成本的10倍以上。

由于这个原因和其他原因，能够转移到高级节点的客户越来越少。事实上，根据IBS的数据，28nm及以上工艺的代工客户约为300家，而10nm/7nm工艺的代工客户约为10家。当然，领先的代工客户，如苹果和Qualcomm，为铸造厂生产大量产品。

“如果你能负担得起1亿美元或更多的设计，你也许可以把工艺降到7纳米。但许多设计无法做到这一点，”IBS首席执行官汉德尔•琼斯(Handel Jones)表示。“另一个关键是低功耗。16nm finFET功耗低，但设计困难。而且你还有成本溢价。”

总而言之，28nm平面节点已成为业内许多公司的最佳选择，因为它结合了性能、功率、面积扩展和应用成本(PPASC)的正确平衡。事实上，尽管28nm制程在几年前就已推出，但在一段时间内仍将可行。根据IBS的数据，预计到2025年，它的收入将从目前的100亿美元增长到140亿美元。

展望未来，许多客户最终将停留在28nm及以上的工艺上。那些资金雄厚的公司可能会转向16nm/14nm甚至更远的工艺。

然后，有一些公司想要获得性能提升，但负担不起16nm/14nm。对于这些客户，还有另一种选择- 22nm。IBS的Jones表示:“28nm技术将在很长一段时间内保持这种状态。”“我们认为22nm是28nm的缩小版。基于你在性能和面积方面看到的增强，晶圆成本(在28nm到22nm之间)并不显著。”

出于这个原因，22nm技术是有意义的，尽管其他人有不同的看法。高德纳(Gartner)分析师塞缪尔•王(Samuel Wang)表示:“我不认为22nm技术会受到欢迎。”“现在在成熟的28nm节点上有更多的口味选择。此外，28nm芯片的晶圆价格非常低。”

FD-SOI是什么?
无论如何，为了防止市场起飞，客户必须考虑22nm的选择。第一个进入22纳米竞争的是GlobalFoundries，该公司在近两年前宣布了22纳米版本的FD-SOI技术。一段时间以来，三星已经推出了28纳米FD-SOI。

FD-SOI不同于传统的块状CMOS。例如，在批量CMOS逻辑中，硅晶圆制造商开发原始晶圆。然后，在衬底上生长一层薄薄的外延层，形成外延晶圆。

相比之下，SOI涉及由Soitec开发的Smart Cut流程。这个过程从两片硅片(A和B)开始，第一片硅片(A)在上面被氧化，形成二氧化硅绝缘层。

图1:Smart Cut过程。来源:Soitec

然后，使用离子注入器将氢离子注入到顶层。这反过来又在氧化物下面形成了一层减弱的层。

经过处理的晶圆(A)翻转到未处理的晶圆(B)上。两个晶圆在弱化层被切成两半。底部晶圆(B)经过退火和抛光，形成最终的SOI晶圆。另一个晶圆(A)被重复使用以制造另一个SOI晶圆。

基本上，SOI晶圆在基板中加入了一层薄绝缘层，作为抑制泄漏的手段。绝缘层或埋设氧化层(BOX)的厚度约为20nm ~ 25nm。Soitec执行副总裁兼CTO Carlos Mazure表示:“我们倾向于根据客户的要求调整厚度。

与此同时，在晶体管水平上，FD-SOI、体积和晶体管之间存在一些相似点和不同点finFETs．22nm FD-SOI和22nm块CMOS都是平面工艺。在基本的平面CMOS工艺中，晶体管有一个源极和一个漏极。电流通过通道从源流向漏极。

图2:FD-SOI结构。来源:GlobalFoundries。

相比之下，finfet是类似3d的结构。在finfet中，电流的控制是通过在翅片的三个侧面各安装一个栅极来实现的。

当技术接近或接近20nm时，平面技术存在一些问题。随着芯片制造商在每个节点上扩展晶体管，通道长度会变短。因此，该通道可能遭受所谓的短通道效应。这反过来又降低了器件的次阈值斜率或关闭特性。

可变性是另一个问题。基本上，大块CMOS晶体管在器件中的表现可能不同于其标称行为。这会产生阈值电压方面的随机差异。罪魁祸首是一种被称为随机掺杂剂波动(RDF)的现象。RDF是由通道中掺杂原子的变化引起的。

“在传统的晶体管中，栅极下面的通道区域的移动电荷被耗尽，使掺杂原子处于电离状态。IBM研究。“来自这些原子的电荷，以及栅极功函数，设定了阈值电压。耗竭区域的深度控制着静电。损耗区以下是中性硅，有很多移动载波。”

解决这个问题的一种方法是转向完全耗尽的晶体管，即finfet和FD-SOI。“RDF也会影响阈值不匹配和整体泄漏，”Hook说。“在finfet和FD-SOI中，通道掺杂剂被最小化，在匹配中获得一次性收益。”

根据Hook的说法，FD-SOI和finfet在RDF方面都比bulk更好。他说:“FD-SOI的短通道效果也比传统的平面体好得多，但不如finFET。”“FD-SOI需要更薄的机身才能达到相同的静电效果，因为它只从一侧进行门控，而不是像finfet那样从两侧进行门控。”

FD-SOI的最大卖点是后向偏差。他说:“它有一个独特的特点，即能够通过偏置和在后门掺杂来控制阈值电压。”

与此同时，为了利用FD-SOI的优势，GlobalFoundries正在准备其22nm FD-SOI技术，称为22FDX。pdk已经准备就绪，晶圆将于今年晚些时候发货。

22nm FD-SOI将finFET的性能与28nm的成本相结合。它还支持射频和其他特性。GlobalFoundries产品管理集团高级副总裁Alain muticy表示:“我们选择FD-SOI而不是bulk planar或finFET，因为它为应用程序提供了性能、功率和面积的最佳组合。“我们的工艺完全符合生产要求，我们在移动、物联网和汽车等高增长领域看到了强劲的客户需求。”

finfet的市场空间很大，尤其是高端应用领域。但对于低功耗设备，FD-SOI是有意义的。GlobalFoundries的总监Rick Carter在最近的IEDM会议上表示:“性能来自第二代FD-SOI晶体管，它在0.8伏特下产生910μA/μm (856μA/μm)的fet驱动电流。”“对于超低功率应用，它提供低至0.4伏的低压操作。”

根据GlobalFoundries的IEDM论文，在技术方面，GlobalFoundries的22FDX集成了高k/金属栅极以及用于pet的硅锗(SiGe)通道，以提高驱动电流。如果需要，SiGe通道可以替换为硅，以减少泄漏。

22FDX使用了一些双重模式步骤。根据该论文，“双模式技术用于缩放M1/M2间距，相对于28nm poly/SiON技术节点，导致逻辑/SRAM芯片缩放为0.72x/0.83x。”

虽然FD-SOI很有吸引力，但该技术存在一些问题。多年来，由于几个原因，FD-SOI的采用相对有限。首先，SOI晶圆成本较高。根据IBS的数据，一块SOI晶圆的售价从370美元到400美元不等，而批量CMOS晶圆的售价为100美元到120美元。

然后，FD-SOI有EDA工具。但是客户必须投入大量的设计资源来理解FD-SOI和后向倾斜技术的细微差别。

那么是什么阻碍了FD-SOI的发展呢?“最大的障碍是人们认为FD-SOI成本很高，”IBS的Jones说。“成本不是问题。”

最大的问题是生态系统和市场吸引力。一般来说，业界遵循英特尔和台积电，这两家公司都支持批量CMOS，而不是FD-SOI。

但现在形势正在逆转。琼斯说:“如果你把一年前和今天比较一下，就会发现有巨大的进步。“现在，我们有FD-SOI的测试芯片。你们有恩智浦和其他公司的发货。你已经承诺了能力。”

例如，GlobalFoundries位于德国德累斯顿的FD-SOI晶圆厂每月能够生产65,000片晶圆。此外，FD-SOI有一个路线图，因为GlobalFoundries正在开发12nm FD-SOI。这种工艺可能会使那些被困在16nm/14nm，无力转向10nm、7nm或5nm的供应商受益。

批量CMOS vs finfet
不过，和以前一样，台积电和英特尔仍然不支持FD-SOI。“没有必要这么做，”台积电联席首席执行官柳传志(Mark Liu)在最近的一次采访中表示。“(批量CMOS工艺)的设计基础设施已经存在。”

多年来，台积电和其他公司开发了传统的大块CMOS工艺。为了扩展批量CMOS并抵御来自22nm FD-SOI的竞争威胁，台积电最近推出了低功耗22nm批量CMOS工艺。与28nm相比，台积电所谓的22ULP技术提供了15%的性能提升，或35%的功耗降低，并减少了高达10%的模具尺寸。

通过该工艺，台积电正在扩大其领先的产品组合，提供28nm, 22nm, 16nm, 12nm, 10nm和7nm。“他们之间并没有真正的竞争，”刘说。“我们根据客户的需求设计每一项技术。”

然而，对于22nm技术，可能会遇到一些问题，如短通道效应或RDF。Gartner的Wang说:“没有空间去改变栅极介质厚度和CD的变化。”“(22nm制程)的真正优势值得怀疑。”

同时，面对20nm平面的技术挑战，台积电、GlobalFoundries、三星UMC转向16nm/14nm的finfet。相比之下，英特尔在2011年转向了22纳米的finfet。

图3:传统平面晶体管。来源:英特尔

图4:英特尔22纳米三栅晶体管。来源:英特尔

最近，英特尔推出了22nm finFET技术的新低功耗版本。英特尔的这项技术名为22FFL，专为物联网和移动应用而设计。英特尔高级研究员兼制程架构与集成总监Mark Bohr表示:“(22FFL)完全支持射频设计，与其他行业的28纳米和22纳米平面技术相比具有成本竞争力。”

玻尔说，对于22nm, finfet比平面有优势。“FinFET器件是一个完全耗尽的晶体管，具有更陡的阈值斜率，”他说。“因此，它可以提供比任何平面晶体管更低的关闭状态泄漏。”

22FFL结合了22nm和14nm的特点。例如，英特尔之前的22nm finFET设计的鳍间距为60nm，鳍形状为圆形。相比之下，其14纳米finFET具有42纳米的高而窄的鳍。

22FFL拥有45纳米的高窄鳍。与圆形鳍片相比，这种鳍片形状提供了更好的驱动电流。此外，使用单一模式技术，英特尔有一个更轻松的金属音高。

英特尔的22FFL由两项技术组成——高性能和低泄漏。它提供了广泛的设备功能和选项。英特尔将在年底前为代工客户提供该技术。

图54:22FFL尺寸。来源:英特尔。

22nm finfet提供了更好的性能，但也存在一些问题。“FinFET是一种相对较高的前端电容技术，”covenor的Fried说。“FD-SOI可能是一个显著降低前端电容的解决方案。前端电容是否是最大的问题，决定了你是否关心FD-SOI。”

当然，客户可以停留在28nm或以上。22nm、12nm等新节点为客户提供了更多选择。最大的问题是，这些新技术是否会获得任何吸引力。

有关的故事
摩尔定律重置?
分析:GlobalFoundries增加了22nm FD-SOI技术，将平面设计的好处至少扩展了两个节点，提高了性能，降低了功耗。
批量CMOS Vs. FD-SOI
28纳米和22纳米正成为更有趣的工艺节点。