分析:GlobalFoundries增加22纳米FD-SOI技术,扩展平面设计的好处至少有两个更多的节点,以更高的效率和更低的权力。
GlobalFoundries今天发布了其22纳米FD-SOI过程,承诺延长摩尔定律技术在不改变经济方程至少接下来的几个流程节点。
全球副总裁Subramani Kengeri设计解决方案GlobalFoundries说,22纳米FD-SOI将提供相同的PPA,符合30%的改善摩尔定律提高区域(成本)减少50% - 20%的每两年对新技术和设备的投资。(见相关视频)。
虽然finFETs性能提供了一个巨大的进步,并大幅降低泄漏电流由于更好地控制门的使用三维结构,这一进程已经付出了代价。更复杂的设计流程,从建筑布局更耗时的验证带来更高的动态功率,加双模式与颜色,都有添加到开发芯片的成本。相比之下,有面具越来越少使用FD-SOI,在22纳米(甚至在10纳米,据初步测试)没有必要finFETs因为绝缘控制漏电流。事实上,GlobalFoundries认为控制泄漏是一样或更好finFETs在16/14nm。
这种说法是如何在现实世界中还有待观察,当然可以。许多关于这个话题采访的来源说做这项工作的关键是生态系统启动和运行,其中包括从IP EDA工具,并执行推广计划。它还可以靠,在某种程度上,当EUV功能齐全,具有价格竞争力,技术将如何。有很多问号,时间就是一切。当前的计划为22纳米FD-SOI明年下半年生产风险。EUV同时据报道取得进展,但它应该是准备在45纳米。
尽管如此,有一些强有力的论点由FD-SOI阵营。首先,22纳米FD-SOI的工作电压0.4伏,而finFETs 0.5伏特,应该为很多应用程序使它更有吸引力。此外,它说,工作电压可以降到了0.3伏特在将来的版本中。FD-SOI好处之一是,它允许芯片制造商使用正向和反向偏压,著名的技术,跑出蒸汽使用散装CMOS 40 nm。
此外,开发芯片在22纳米芯片制造商可以继续使用单一模式中间行结束。而双模式仍然是一个选择金属1和2增加密度和双向模式,它不是一个要求。GlobalFoundries在22纳米还宣称,它改善了性能,与finFETs竞争,这是其中一个原因为什么有些领先的芯片制造商选择使用finFETs放在第一位。
GlobalFoundries现在提供14 nm finFETs和22纳米社,并在10 nm的版本。它也有访问技术由IBM开发7海里通过收购IBM的半导体业务,依靠EUV的金属层。IBM发布了7纳米测试芯片与三星和GlobalFoundries上周基于锗硅衬底。
22纳米FD-SOI技术开发2.5年来与IBM的帮助下,东航LetiSoitec和意法半导体。Kengeri说finFETs将继续是一个主要为一些客户,尤其是那些发展中服务器和高端智能手机出类拔萃。但是对于其他market-notably汽车和物联网和低成本的移动产品——能力实现类似的性能收益在极低功率预测的ROI尤其有吸引力。
根据GlobalFoundries,新的22不会过程节省高达20%的死亡比28 nm大小,减少10%的面具,浸没式光刻层减少了50%。该公司计划生产芯片使用这个过程在德累斯顿300毫米生产线,德国。有四种口味:超低功耗为主流的和低成本的智能手机;超高性能与模拟网络应用;超低可穿戴物联网设备的泄漏;和射频模拟产生更高的数据速率。
虽然细节是刚刚被释放,22纳米FD-SOI已经提到在几个报告过去一年(“时间再来看看SOI”、“铸造厂扩大平面的努力”和“一对一:托马斯·考尔菲德”。
此举也阐明了许多项目正在进行的幕后,以防EUV未能实现。IBM一直努力的最前沿,工作针对fd - soi finFETs和堆死在矽通过,尽管Imec倾向于更加关注先进finFET设计和堆死。大多数芯片制造商有分割的其中一方或双方的努力,通过与IBM纽约州立大学奥尔巴尼,三星和GlobalFoundries,用于查阅3 +其他许多人,尤其是意法半导体和CEA-Leti。IBM的7纳米测试芯片,生产的帮助下三星和GlobalFoundries就是一个例子。定向自组装的工作一直持续以防EUV没有出现过,也有更多的工作等领域原子层沉积和选择性沉积。因此,芯片制造商一直在恐慌设计和制造的成本上升,其他国家都在努力地在幕后平滑过渡到接下来的几个节点。
这并不意味着成本不会继续上升,或者是摩尔定律有一个明确的道路,但它确实意味着没有被忽视的问题——即使没有完全按计划交付的解决方案。
|
|
|
|
|
|
|
|
留下一个回复