下一代光刻技术在哪里?

《半导体工程》杂志与Imec高级制版部门主管Greg McIntyre坐下来讨论光刻和掩模技术;GlobalFoundries高级研究员兼技术研究高级总监Harry Levinson;Uday Mitra，应用材料公司蚀刻业务单元和模版模块副总裁兼战略和营销主管;日本印刷株式会社(DNP)研究员林直也;以及D2S首席执行官藤村昭。以下是那次谈话的节选。(查看第一部分，单击在这里．第二部分是在这里．)

SE:让我们谈谈电子束或直写光刻。多年来，一些供应商一直在销售用于直写光刻应用的单光束电子束工具，主要面向利基市场。与此同时，业界一直在开发用于直写光刻的多光束电子束工具，这些工具面向主流IC生产。但经过多年的研发，用于直接写入的多波束工具仍在生根。有哪些挑战？

》:在直写方面，问题仍然是速度。你必须跟上你要在晶圆上写多少特征。如果有人能用直写解决吞吐量问题，那就太好了。毫无疑问。

麦金太尔这里有一些技术和资金方面的问题。首先，电子不像光子那样喜欢彼此。在直写中，电子加热晶圆。吞吐量要求约为每秒2000太比特，以每小时获得100个晶圆。这是大量的数据。它也是动量。当只有一两个玩家拥有一个工具并真正在探索它时，很难建立一个行业解决方案。你们已经看到了EUV发展到今天所经历的一切。这种动力、资金和专注力是克服物理挑战和基本问题所真正需要的。直写有很多问题需要解决。 It takes time and money.

莱文森直写一直都有概念上的优势。这就是人们对它感兴趣的原因。它有很多问题。写入时间通常与您拥有的像素数有关。每次你转到下一个节点，你现在有两倍的像素要写。你可能需要更多的电流，因为射击噪音的问题。电子束节点到节点的挑战比光学方面的挑战增长得更快。

SE:另一方面，多波束在掩模方面取得了进展。英特尔/IMS和NuFlare两家供应商正在分别开发用于掩模生产的多波束工具。这是一项很有前途的技术，对吧?

》:在口罩方面，eBeam Initiative最近进行了一项调查。在调查中，业内知名人士认为，在未来几年内，多波束掩模书写将成为现实。有人说是今年。有人说是明年。大多数人(约80%)表示，到2018年，该技术将投入大批量生产。拥有一些新的东西来获得这种信心是很重要的。使这些工具适合大批量生产也需要一些时间。但他们似乎走上了正轨。

哈亚希:每个掩码和掩码集的写次数都在增加。客户需要更快的掩模周转时间。因此，我们需要一个更快的写入系统，如多波束电子束掩模写入器。

SE:多波束掩模写入器似乎是真的。你能利用这种技术开发一种系统用于直写光刻应用吗?

莱文森:如果你仔细想想，晶圆步进器本身就是掩模模式化工具的产物。一旦这项技术被用于制造口罩，也许人们就能开始想办法增强它。无论如何，制造掩模的能力是多波束技术的重大进步。这只是一个看技术有多成功的问题。但现在，我们需要看看这些面具作家发生了什么。然后，在我们有了一些经验后，我们可以重新评估。

SE:让我们转向纳米压印光刻。目前，纳米压印技术已被广泛应用于非集成电路领域。那么用于芯片制造的纳米压印技术呢?纳米印迹技术目前在哪里，应用程序是什么?

哈亚希:佳能的四向集群工具正在发货中。目前，nanoimprint正专注于NAND闪存。下一个目标是DRAM。但首先，我们需要确定NAND闪存的某些结果。目前的目标是1xnm NAND闪存。

SE:挑战是什么?

哈亚希:与DRAM相比，NAND闪存的覆盖有点宽松。所以，覆盖层已经达到了一定的水平。对于缺陷，我们仍然需要大约两位数的改进。在过去的三四年里，我们将这一数字提高了六位数。当然，缺陷目标尺寸更小。但我们仍在努力在未来两年内将缺陷密度降低约两位数。

莱文森: Hayashi-san指出了内存的缺陷问题。这对逻辑制造者来说更具挑战性。关于记忆有一个两个量级的问题。对于逻辑来说，它甚至更大。同样，如果在内存方面取得了一些进展，并且在这方面取得了一些成功，我们可以回头看看纳米压印技术，看看是否有可能取得更多的进展。我们现在只需要等待，看看至少内存目标是否可以达到，然后再尝试在逻辑上实现更雄心勃勃的目标。

SE:还有什么?

哈亚希我们正在尝试制作奈米压印光刻的模板。这是1倍的比例。目前的VSB电子束系统需要大量的射击。写入时间很长。所以，我们需要一个非常小的光束。我们还需要一个多波束系统来获得具有良好分辨率和吞吐量的1X特征。幸运的是，对于模板来说，写入的大小非常小。一个字段为26 × 33。它是4X十字线的十六分之一。但还是要花五个小时。

SE:除了传统的光刻技术之外，还有一种新兴的制版技术叫做选择性沉积。利用新型化学物质和工具，该技术可以选择性地在表面沉积材料。有什么进展吗?

密特拉:还在寻路阶段。这取决于你所说的选择性沉积。至于选择性沉积的模式方面，你可以说它还在研发阶段。除了图形化，今天还有其他可以使用选择性沉积的领域。在未来，你可能会有5nm和3nm设备，以及所有不同的设备架构，使用它。有很多方法可以进行选择性沉积。例如，有几种方法可以从头开始开发模式。这些都在路线图的后面。

SE:最后，让我们来做一些预测。我们知道193nm浸泡和多模式将用于10nm。什么样的光刻技术将在7nm、5nm甚至更远的技术上占据主导地位?你对内存和掩模有什么预测吗?

莱文森:正如前面所指出的，将事物标记到节点指定上有一点危险。当然，在两到三年内，EUV将达到我们能够选择性地将其应用于某些层的地步。我们将开始在有限的基础上看到它在制造业。在此基础上，我们将进行下一步，那就是扩大它的用途。也许它将用于更多的切割层。也许我们会改进掩模的空白。然后，我们可以直接把金属层做成图案。然后，如果没有别的，我们可以回到EUV和双重模式。显然，要做到这一点有很多挑战。因此，EUV和双重图案是否是解决方案，目前还不清楚。 But I will say we can continue to scale. There is an option. That’s one of them. It could be made to work. We’ll just have to decide if that’s the best one or we can do something else. But I can see a future in chip scaling for some time, if we solve several things. For example, there are the electrical conductivity problems or making a transistor that works.

密特拉:在逻辑方面，多模式可能会成为一段时间内的主要工作。EUV将在两到三年内问世。在内存方面，EUV可以加入。在记忆中，如果你只需要一到两层，还不清楚人们是否会投资EUV基础设施。存储器也可以有其他选择，如DSA或纳米压印。这取决于成本。

麦金太尔:所以，如果你所说的7nm技术将在2017年底加速发展，那还不到两年的时间。在这么短的时间内将EUV作为一个前置解决方案是有风险的。所以，我们很可能会有一个基于沉浸式的解决方案。或者你可以浸入，然后你可以向后插入EUV，随着时间的推移节省成本。下一个节点可能是两年后。为了达到这些尺寸，EUV将是必须的。在那个节点上会有很多EUV。甚至在那个节点和下面的节点，称为N3，你会看到多模式和EUV。所以对于N7, N5和N3, EUV在这个时候肯定是正面向上的方法。但对于DSA和纳米压印等技术来说，在特定水平上的插入显然有节省成本的潜在空间。

哈亚希:在一些存储设备中，纳米压印技术将有助于缩放。在逻辑器件领域，如果没有EUV，很难继续扩展，特别是如果你想要5nm。

》: DSA, EUV，当然，多模式将被使用。其中一些技术在未来六年内用途有限。与此同时，在掩模方面，电子束世界将从VSB技术过渡到多光束技术。这将是一个有趣的转变。VSB不会消失。部分口罩将继续使用VSB。其他东西则需要多波束。

有关的故事
内部多束电子束光刻
多波束市场升温
调查:掩码复杂度增加
准备好纳米压印了吗?
纳米模式能拯救摩尔定律吗?
7nm光刻选择/