RISC-V内存逻辑框架;FPGA网络安全;DRAM刷新延迟;记忆电阻器;6量子位量子处理器;MXene晶体管;故障检测;热ML解算器;SPI安全架构;在手性量子位
本周，《半导体工程》杂志的图书馆增加了新的技术论文。
| 技术论文 | 研究机构 |
|---|---|
| RISC-Vlim，用于逻辑内存架构的RISC-V框架 | 都灵理工大学(意大利)、托尔韦尔加塔大学(意大利)和特温特大学(荷兰) |
| FPGA网络安全设计策略综述 | 加拿大拉瓦尔大学 |
| HiRA:用于减少现成DRAM芯片刷新延迟的隐藏行激活 | ETH z |
| 用于序列学习的非齐次记忆硬件的自组织 | 苏黎世大学，苏黎世联邦理工学院，格勒诺布尔阿尔卑斯大学，CEA, Leti和东芝 |
| 通用控制的六量子位量子处理器在硅 | 代尔夫特理工大学、QuTech和荷兰应用科学研究组织(TNO) |
| 具有低阻触点的功能工程MXene晶体管的高通量设计 | 班加罗尔印度科学研究所 |
| 利用深度神经网络混合多级系统改进半导体制造的自动视觉故障检测 | 开姆尼茨工业大学 |
| 天然硅中单孔自旋增强相干性 | 格勒诺布尔阿尔卑斯大学，CEA, LETI和CNRS |
| 芯片仿真的热机器学习求解器 | 有限元分析软件 |
| 基于FMEDA的SPI(串行外设接口)安全结构验证 | R. V.印度工程学院和模拟器件 |
《半导体工程》正在建立这个研究论文库。请发送建议(通过下面的评论部分)，以了解您希望我们合并的其他内容。如果你有你想要推广的研究论文，我们会审查它们，看看它们是否适合我们的全球读者。至少，论文需要经过充分的研究和记录，与半导体生态系统相关，并且没有营销偏见。没有成本涉及我们张贴链接到论文。
留言回复