ML, Edge Drive IP将跑赢更广泛的芯片市场

第三方半导体IP的市场正在激增，这是由于各种各样的市场对更特定功能的需求。

而知识产权半导体行业也不能幸免于市场的急剧下滑，它确实比行业的其他部分更有内在的弹性。一个恰当的例子:15大半导体供应商与去年同期相比，2019年上半年的销售额下降了18%，但大多数知识产权提供商几乎没有感受到压力。在增长最快的市场中，对大型、复杂soc的需求日益增长，以及越来越依赖IP来提供关键功能，这有助于缓解IP提供商在2019年上半年的困境。因此，IP市场的增长只出现了轻微的下降。

2019年第二季度半导体IP销售额为8.35亿美元，比2018年同期增长19.7%。根据电子系统设计(ESD)联盟市场统计服务(MSS) 9月17日的报告，第四季度的移动平均值比前一季度高出8.5%。第一季度知识产权销售额比2018年增长14.8%。(根据ESD联盟4月份的报告，由于2018年知识产权提供商的会计和报告发生了变化，2018年第四季度的销售额比上年下降了3.5%。)

根据一份报告，到2022年，知识产权市场每年可能达到100亿美元，而2018年的许可收入为27亿美元研究塞米科研究公司据预测，内存IP将占整个市场的13.3%，而市场将为eFPGAIP将以每年42%的速度增长，这比IP市场的任何其他部分都要快。

Semico ASIC和SoC首席分析师Rich Wawrzyniak表示，增长的主要驱动力将是在系统层面上，以越来越小的面积将更多的功能集成到更少的设备中，其中人工智能相关技术是最明显的因素。

对于IP产业来说，这样的增长数字早就应该出现了。尽管知识产权一直在稳步增长，但本世纪初整个行业的整合严重限制了芯片制造商的数量。这种情况随着人工智能/机器学习、云计算、边缘技术，以及汽车电气化和辅助/自动驾驶带来的汽车电子产品激增。此外，还有许多新进入市场的公司，如谷歌、亚马逊、Facebook和阿里巴巴，这些公司目前正在开发自己的芯片，并将第三方IP视为使用成熟技术更快进入市场的途径。

IP Nest营销副总裁约翰•科特(John Koeter)表示:“IP市场的整体规模约为36亿美元，这听起来对我们来说很合适Synopsys对此的解决方案组。“实际上，我们的增长率在8%到10%之间，表现优于市场，这有几个主要的驱动因素。首先是新的细分市场——比如人工智能加速器，这为我们带来了大量业务。从历史上看，汽车在业务中所占的比例很小，但现在它相当重要，而且增长非常非常迅速。”

IP市场的持续增长也是出于同样的原因。分析人士预计，销量将反弹到足以在年底前推动该行业其他公司实现正增长的水平——从数据中心服务器到自动驾驶汽车、智能手机和物联网设备，对高效、通常为机器学习应用定制设计的推理加速器的需求正在快速增长eSilicon．

Koeter说:“另一个(推动市场的)因素是IP管理和集成的复杂性日益增加，以及为那些需要非常高功率且不需要太多电池的客户将电源效率构建到极高功率soc中的能力。”他说:“趋势是在互联网上实现高度融合SoC．但我们看到一些主要客户的架构师正在考虑将一个7纳米架构和另一个28纳米架构结合起来，这可能是出于成本原因，因为拥有一个异构架构可能比立即转向下一个节点更好。特别是在机器学习方面，你会看到很多不同的架构，因为你可以用不同的方式实现特定的算法。所以性能是不同的，取决于硬件。如果你在一个专用的硬件设计中实现了一个目标算法，那么你就知道它是优化的，所以你在成本和功耗上都有很大的提升。”

转变方向
asic一直是以最低功耗和最小面积实现最大性能的最佳方式，但这种方法在领先领域很难得到证明。其中一个原因是，许多这样的芯片都是为AI/ML应用而设计的，而算法几乎处于恒定的变化状态。此外，这些设备中的许多都是为特定的市场应用而设计的，不需要数十亿台相同的设计。因此，他们开始修改自己的设计策略，而IP在其中扮演着越来越重要的角色。

Soheili说:“随着我们从65纳米到42纳米，再到20纳米、16纳米、14纳米，再到现在的7纳米，制造asic的成本急剧增加。”“因此，过去一个ASIC(设计和验证)可能需要500万到1000万美元，现在只需3000万到5000万美元，就可以实现网单签收。”

购买组件作为预先验证的IP可以节省设计时间并降低错误风险。它还有助于产生一个可行的设计，需要更少的工作来优化特定的需求集，特别是当IP是为特定的应用程序定制的时候。

eSilicon创新和竞争战略高级总监Carlos Maciàn说:“例如，如果你只需要一个内存内核，你可以去台积电(TSMC)，下载编译器，生成你的内存实例，然后就搞定了。”“但是处于数据中心复制前沿的客户不需要内存的所有大小和频率。因此，你可以通过专注于更高频率和有意义的大小来定制内存，并针对非常狭窄的性能要求进行优化，以提高性能或降低功耗。”

这可能会对功率、性能和面积方程。

Maciàn说:“你可以对真正重要的3个、4个、5个实例这样做，并在内存的外围进行自定义，以剔除你不需要的物理实现。”“你不会触及某个敏感层面的细节，这些细节需要得到代工的批准和描述。但是你可以在内存的外围做很多事情，可以减少30%、40%或50%的功率或面积，或者增加30%的性能。如果你使用了成千上万的内存实例，那么种子级的收益就可能是一个有竞争力的产品和一个没有竞争力的产品之间的区别。”

许多IP组件不需要太多定制，即使它们与从其他SoC设计中重用的代码组装而成的构建块相结合。但随着数据处理和推断需求的增加，这种情况正变得不那么真实Mentor是西门子旗下的企业．

Zarrinfar说:“如果你看一下整个SoC，内存的百分比在增加，所以有时50%的芯片是内存。””卷积神经网络你有一个分布式计算模型，它可以占用70%的芯片，因为它们需要进行大量有效的计算，但不能像传统的soc那样依靠两三个大型处理器来完成工作。相反，有了卷积神经网络，你就有了分布式计算模型，你可以应用近内存或内存计算，使用乘法累加器函数，让所有东西都靠近内存，以最大限度地减少数据移动，最小化功耗和最大限度地提高速度。”

Zarrinfar指出，它仍然需要具有良好的可路由性来消除障碍，以及良好的电源效率和热管理，特别是在边缘设备中，微控制器可以打开部分SoC，执行某个功能，然后回到睡眠状态。

可编程的知识产权
与IP市场的大多数部分一样，有多种推断加速器的选择。亚瑟士不过，谷歌的营销副总裁史蒂夫·门索尔(Steve Mensor)说，它们已经成为默认选项，因为它们更适合智能手机等高端移动设备，谷歌在为自己的数据中心设计加速器时也使用了这种加速器Achronix．

这就是嵌入式fpga的意义所在，因为它们增加了asic的可编程性。在新市场中，协议和算法正在开发或改变，可编程性是必不可少的，因为它延长了昂贵设计的寿命。

“有两类公司和我们谈过这个问题，”门索尔说。“一种是添加某种功能，但他们遇到了一个挑战，即定义和构建的ASIC无法满足要求，因为某些算法发生了变化，或者他们需要不同的I/O适应或协同处理功能。他们会说，有一个eFPGA是很好的通用可编程性和更大的芯片区域的能力，但他们必须得到一个根本性的改变，你试图提供的成本结构。另一类公司是那些还没有在特定价格范围内提供特定产品的公司。他们需要弄清楚是否可以使用eFPGA作为他们想要创建的东西的组成部分，并有时间协调SoC成本结构和实现细节，就像他们使用任何其他产品一样。”

asic和efpga都很容易理解，而且有很多可用的工具。但ASIC市场的交易量可能需要一段时间才能再次上升，因为支持开发成本的市场数量有限。

“从我们的角度来看，除了谷歌，没有人的出货量非常大，”Soheili说。“其他人都要小得多。他们对自己想要做的事情的愿景往往更大，超级七巨头(谷歌、亚马逊、Facebook、微软、阿里巴巴、百度、腾讯)和其他想要提供芯片的公司之间有很多活动，但迄今为止规模不大。”

他指出，并非所有这些公司都坚持使用asic。例如，微软混合使用了ASICS和基于fpga的soc，以获得最佳的灵活性和速度。

还有其他类型的可编程逻辑。例如，数字信号处理器已经在广泛的应用中进行了定制，并且它们正在各种从未发挥过重要作用的新领域中出现，例如汽车和工业应用。

Tensilica公司的高级总监兼市场营销和业务开发主管Lazaar Louis表示:“这种方法的优点之一是可以设置最大频率节奏．“你可以为它设定界限，所以即使IP可以做得更多，你也可以把它放在一个符合这些要求的盒子里。这样你就可以考虑到它将使用的小时数，它将使用的条件，以及预期的使用寿命。然后以较低的电压运行，并设计产品在该条件范围内和预期寿命内以最佳方式运行。”

关注创业公司
对推理加速的要求越来越高边缘林利集团(the Linley Group)分析师迈克·德姆勒(Mike Demler)表示，设备——以及大量初创公司提出了在这些设备上实现AR/VR和ML推断的新方法——是主要IP提供商异常努力吸引初创公司的关键原因。

德姆勒说:“Arm正试图让创业公司更容易接受它的条款，这样他们就不必在访问IP前支付一大笔预付款，然后在完成芯片制作后再支付剩余费用。”

Cadence、Synopsys和其他IP提供商也在讨好初创公司，以避免与最终获得巨大成功的初创公司失去联系，并避开开源对现状的挑战，尤其是RISC-V。开放指令集架构是在许多大型芯片制造商和原始设备制造商的支持下开发的，可以单独实现，也可以与商业IP组件一起实现。

有关的故事

IP对产量和可靠性的影响越来越大

为什么IP质量如此难以确定