英特尔的门型全能fet;真空晶体管;3 d ICs。
英特尔的门型全能fet
在即将到来的IEEE国际电子器件会议(IEDM)预计英特尔将发表有关其开发栅极全能晶体管的论文。
英特尔的一篇论文描述了一种更传统的全栅极晶体管技术，称为纳米片FET。另一篇论文涉及下一代nmos对pmos纳米带晶体管技术。(要预览，请访问链接，然后查找论文20.6，题为“用于继续摩尔定律缩放的3-D自对准堆叠NMOS-on-PMOS纳米带晶体管”，C.-Y.。黄等人，英特尔。)
IEDM将从12月12 - 18日．
然而，目前最先进的晶体管类型finfet是一种微型3d结构，通过在翅片的三面各设置一个栅极来控制电流。目前的finfet预计在翅片宽度超过5nm时就会耗尽蒸汽。
然后，需要一种新的晶体管类型，即栅极全能FET。从finfet进化而来，栅极全能晶体管提供比finfet更好的性能。
芯片制造商正在开发一种芯片一种叫做纳米片场效应晶体管的全能技术。三星正在为3nm节点开发纳米片FET，而台积电的目标是2nm节点的类似结构。英特尔尚未公开宣布其在这一领域的计划。
纳米片场效应晶体管基本上是一侧的finFET，周围包裹着一个栅极。纳米片由几个独立的水平薄片或薄片组成，这些薄片垂直堆叠。每张纸组成一个通道。
每个薄片周围都有一个栅极，形成一个栅极全能晶体管。从理论上讲，纳米片fet提供了更好的性能和更少的泄漏，因为电流的控制是在结构的四个侧面完成的。
然后,在2nm及以上在美国，该行业正在开发一种类似的结构，称为互补FET (cet)。纳米片fet使用不同的器件制备nfet和pfet。然而，在cfet中，fet和pFET集成在同一结构中。
英特尔将这种设备称为纳米带晶体管。在IEDM上，英特尔将介绍由多个自对准堆叠纳米带构建的NMOS-on-PMOS晶体管。
英特尔设计了一种3D堆叠CMOS纳米带逆变器，与2D设备相比，它可以实现50%的面积缩放效益。据英特尔称，纳米带的宽度约为13纳米。根据英特尔的说法，nr之间的间距为9nm，顶部NMOS与底部PMOS之间的间距为50nm。
“这种架构采用了垂直堆叠的双源/漏外延工艺和双金属栅极制造工艺，可以构建不同导电类型的纳米带，这样就可以对顶部和底部纳米带进行阈值电压调整，”英特尔的C.Y. Huang在一份关于该技术的摘要中说。其他人对这项工作做出了贡献。“该方法结合了优异的静电性能(阈值斜率<75 mV/dec)和DIBL(栅极≥30nm时<30mV/V)，由于自对准堆叠，可以显著减小细胞尺寸。”
真空晶体管
在IEDM上，麻省理工学院、哈佛大学和麻省总医院将发表一篇关于硅真空晶体管技术的论文高频和功率器件应用．(请到链接，然后查找论文5.2，题为“~40kV硅真空晶体管作为实用高频和功率器件的演示”，W. Chern等人，麻省理工学院。)
多年前，真空装置在电子系统中很常见。它们仍被用于高压应用，如卫星、雷达和其他应用。
但是各种功率器件，如igbt和晶闸管，已经取代了真空电子器件。基于碳化硅(SiC)和氮化镓(GaN)的器件提供了更好的性能。
麻省理工学院的其他研究人员已经找到了扩展真空设备的方法。在IEDM上，一个由麻省理工学院领导的团队将描述一种工作在~40千伏的硅真空晶体管。
根据IEDM研究人员的摘要，“这样高的电压水平通常是为SiC和GaN等宽带隙材料保留的。”概念验证装置由门控场发射阵列或FEA(即电子源)、真空漂移区和金属阳极组成。电子从门控场发射阵列通过隧道发射到真空中，并在阳极收集。真空决定了传输特性和高压隔离。”
真空晶体管适用于一系列高功率和高频应用以及下一代x射线源。
三维集成电路
在IDEM上，ARM和GlobalFoundries将描述一种新的3D IC技术及测试车。(点击链接，然后查找论文15.1，题为“在12nm FinFET工艺上使用面对面混合晶圆键合的高密度逻辑对逻辑3DIC设计”，S. Sinha等，Arm-GLOBALFOUNDRIES)
该技术基于面对面晶圆键合技术，具有5.76 μ m间距3D连接和12nm finFET器件。
根据IEDM摘要，该技术及其“缓存相干互连网格(允许每层同步操作)的工作频率高达2.4GHz，与最先进的2.5D/3D基于碰撞的技术相比，带宽密度(3.4 TB/s/mm2)和能源消耗(0.02 pJ/bit)低10倍。”
|
|
|
|
|
|
|
|
|
|
|
|
留下回复