Chiplets将需要越来越大的包和更多的再分配层。
作者:John Chang, Corey Shay, James Webb和Timothy Chang
对于高性能计算、人工智能和数据中心来说，前进的道路是确定的，但随之而来的是基片格式和处理要求的变化。制造商不再依赖于寻找下一个技术节点来带来未来设备性能的提升，而是越来越多地基于异构集成来规划未来。
但是，尽管异构集成承诺了更多的功能、更快的数据传输和更低的功耗，这些具有不同功能和节点的芯片组合将需要越来越大的封装，尺寸为75mm x 75mm、150mm x 150mm，甚至更大。
更复杂的是，这些包还将具有更高数量的再分配层，在某些情况下高达24层。对于这些层中的每一层，单个致命缺陷的威胁都会增加，它会有效地破坏整个包。因此，保持高产量的能力变得越来越困难。
在我们之前的博客在“异构集成:用更少的镜头曝光大面板”中，我们讨论了一个极大的曝光场，精细分辨率光刻系统如何消除了拼接异构集成所需的大封装的需要。如上所述，曝光尺寸为250mm x 250mm的大视场步进相机可以在四次拍摄中完全曝光一块510mm x 515mm的面板，而目前的步进相机的曝光范围为59mm x 59mm。对于这些工具，要拍64张照片才能达到完全曝光。在涉及线/空间能力时，超大曝光场，精细分辨率光刻系统能够实现3 μ m的线/空间，同时提供高达60 μ m的对焦深度。此外，这样的系统能够达到小于1µm的覆盖数，这是未来先进包装应用的一个积极的基准。
在这篇博客中，我们将重点介绍如何成功应用超大曝光场的精细分辨率光刻系统，在先进的集成电路衬底(AICS)工艺中识别叠加误差项和衬底失真组件，以实现异构集成，并补偿这些工艺诱导的误差，以实现良好的叠加。
为了证明这一点，我们使用了系统的场内和全局校正功能。通过分析光刻系统收集的计量数据，我们确定了测试车辆中的误差项和失真。此外，我们在全面板模型中发现了变形和三阶径向畸变;然而，当拟合到面板的象限时，误差项会发生变化。
此外，我们在面板的每个象限中发现了各种衬底失真误差，这表明全局解修正不能完全纠正所有失真误差;需要一个独特的修正。通过这样做，我们能够成功地实现覆盖结果。分析还表明，如果衬底失真误差没有得到正确纠正，覆盖误差矢量可能为20µm或更高(图1和图2)。
图1:使用适当的修正和方法测试叠加结果。计量单位为µm。
图2:使用不正确的校正和方法的叠加结果。这些数字表明在曝光过程中使用了不恰当的校正和方法，导致覆盖效果不佳。计量单位为µm。
为了纠正这些基板失真误差，我们使用了光刻软件工具，这导致了更好的叠加结果。该软件工具为面板的每个象限提供修正。该区域的解决方案校正应用于曝光期间的基材，以使更好的叠加结果。根据叠加数据，采用区域解修正可以得到合理的叠加结果。然而，当使用由专有算法得出的产量预测时，可以预期更好的覆盖数。
测试车辆上的对准标记是由激光钻孔系统产生的。由于激光打孔系统的局限性，我们观察到较低的标记捕获精度和较差的激光标记形状控制，导致校准解决方案误差。即使光刻系统或计量系统能够识别对中标记，这种对中解决方案的错误也会导致叠加错误。基于这一发现，可能需要一个额外的偏移来解决这个问题。
为了解决对齐解决方案的错误，我们使用了一种专有算法，该算法预测了附加补偿的叠加结果。利用该算法，分析了基于当前覆盖误差的可修正项。在去除可纠正误差后，我们能够将覆盖误差减少4µm或更多。
由于异构集成和高性能计算需求，扇出晶圆级封装(FOWLP)和扇出面板级封装(FOPLP)的分辨率将向1 μ m发展，AICS的分辨率将向3 μ m发展。此外，由于细线/空间分辨率的要求，覆盖的预算越来越紧张，这将需要一个更复杂的对齐解决方案来满足覆盖规范的要求。
根据我们获得的数据，一个非常大的曝光场，精细分辨率光刻系统可以达到3µm的分辨率，并能够实现+3 sigma小于1µm的平均覆盖。数据也证实了超大曝光场，高分辨率光刻系统能够成功识别510mm x 515mm面板中的失真组件，并提供准确的校正，以实现良好的覆盖。根据我们的分析，我们相信适当的误差和失真校正，加上区域校正解决方案是在AICS制造中实现最佳覆盖数的关键。
解决这些AICS制造挑战的能力将进一步帮助行业满足针对高性能计算、人工智能和数据中心的下一层次技术的要求。有了像这里讨论的光刻系统这样的工具，随着我们进一步进入摩尔时代，制造商将能够成功地达到由面板级封装和异构集成所实现的新的性能里程碑。
Corey Shay是Onto Innovation的高级应用工程师。
詹姆斯·韦伯是Onto Innovation的技术总监。
Timothy Chang是Onto Innovation的高级应用总监。
|
|
|
|
|
|
|
|
|
留下回复