当异质芯片组合被用于新应用时，它们是否足够可靠?
在设计的前沿，先进封装的增长正在缓慢地退回到较老的节点。对于大多数技术——工具、方法、材料和流程——这是正常的业务。但在包装方面，这既违反直觉，又有潜在的问题。
公司开始投资于先进封装的主要原因——osat、晶圆代工厂、英特尔和高通等芯片制造商，是因为继续扩大设备规模太困难也太昂贵，尤其是模拟元件。因此，与其在相同的工艺中开发所有的东西，最初的想法是将40或65纳米的serde放入基于finfet的逻辑的相同封装中，并使用高速接口(如interposer)或使用倒装芯片方法进行连接。
相比之下，数字逻辑将继续扩展到3nm，甚至可能更大。但即便如此，可伸缩性带来的性能优势也在逐渐减少。缩放允许更大的晶体管密度，但用于传输信号的导线变得如此细，RC延迟现在是一个一级问题。路由拥塞和对资源(如内存)的争用也是如此。在某些情况下，信号必须通过几米长的细电线传播。
先进的封装可以缩短这个距离，并且可以通过使用更大或更多(或两者都有)的管道在不同的块之间传输信号来提高吞吐量。这也减少了驱动信号所需的能量，从而降低了设备的总体热量，延长了电池寿命。
各种封装方案的最大缺点是成本，无论是扇形封装、2.5D封装还是其他系统内封装。这就是为什么到目前为止，大多数先进的封装要么是在智能手机等大批量市场，要么是在网络等对价格不敏感的市场。但随着桥接技术开始取代全晶片中间商，以及osat、晶圆代工厂和设备供应商开始从先进封装中挤出成本，越来越多的公司开始将封装视为缩短产品上市时间的一种方式，即使是在较老的节点上chiplets让它变得更简单。
先进封装开始在汽车等新市场获得关注，尤其是激光雷达、传感器融合和集线器，以及医疗和工业领域，这些领域需要更小的外形尺寸或定制，但产量不足以让复杂的设计变得负担得起。对嵌入式fpga日益增长的兴趣是这种转变的一个分支。
然而，并非所有的部分都已到位。目前还不清楚这些设备将如何被检查、测量和全面测试，特别是当不同的组件来自不同的供应商时。所有的东西都在一个模具上，测试引线是暴露的，所有组件都是可访问的。但是随着越来越多的组件垂直堆叠，现有的方法已经不够用了。
对于复杂的SoC来说，这是一项非常困难的任务，并且在手机和其他消费设备中已经有一些相当明显的设计错误的例子。但是，随着先进封装进入安全关键市场，以及芯片预计使用15或20年的工业应用，将需要对验证、测试、检查、计量和长期可靠性提出更严格的要求。我们需要的是一张前进的路线图，而在这一点上，地图上仍然存在空白，还有许多涉及替代路线的探索。
|
|
|
|
|
|
|
|
|
|
留言回复