的异构组合芯片用于新的应用程序,他们会足够可靠吗?
的发展前沿的先进包装设计是缓慢向后成旧的节点。与大多数科技工具、方法、材料和处理这个是一切照旧。但在包装,这是违反直觉的和潜在的问题。
的主要原因公司开始投资于先进packaging-OSATs铸造厂,芯片制造商英特尔公司和高通等,是它太硬,太昂贵的设备继续扩展,特别是对模拟组件。与其发展一切都在同一过程中,最初的想法是,一个40或65海里并行转换器可以放在同一个包finFET-based逻辑和连接使用一个高速接口如插入器或者使用倒装芯片的方法。
相比之下,数字逻辑将继续扩展到3海里,甚至超越。但即使在那里,扩展性能优势都是递减的。扩展允许更多的晶体管密度,但用来传递信号的连接变得越来越薄,RC延迟现在是一个一阶问题。所以是路由拥塞,争夺资源,比如内存。在某些情况下,信号必须经过米的细线。
先进的包装可以缩短这个距离,它可以通过提高吞吐量更大或更多(或两者)管道不同模块之间传递信号。也减少了所需的能量驱动信号,进而降低整体热设备,延长电池的寿命。
大缺点不同的包装方案,无论它是一个扇出或2.5 d或其他system-in-package,成本。这就是为什么大多数的高级包装到目前为止完成等大容量市场的智能手机,或等拉升起来的市场网络。但随着桥梁技术开始取代full-die插入器,OSATs,铸造厂和设备供应商开始挤压先进包装的成本,越来越多的公司已经开始看包装来减少投放市场的时间甚至在旧的节点,并有多种方案等chiplets更容易。
先进包装开始获得认可的新的市场,如汽车,特别是激光雷达,传感器融合中心,以及在医学和工业,较小的形式因素或定制是必需的,但是数量并不足以让复杂的设计可负担得起的。嵌入式fpga的兴趣增长是这种转变的一个分支。
并不是所有的作品都是在地方,然而。这些设备是如何检查,测量和完全tested-particularly不同组件添加不同vendors-isn还不清楚。一切在一个死,测试人员暴露和所有的组件都可以访问。但随着越来越多的组件都是垂直放置的,现有的方法是不够的。
这是足够困难的任务在一个复杂的SoC,和有一些,而设计的突出例子在手机和其他消费设备了。但随着先进包装进入安全性至关重要的市场,以及工业应用,预计芯片将15或20年来,更严格要求验证、测试、检验、计量和长期可靠性的需要。我们所需要的是一个路线图,在这一点上仍有差距,地图和大量的勘探涉及替代路线。
|
|
|
|
|
|
|
|
|
|
留下一个回复