Chiplets获得蒸汽

从添加构建芯片chiplets开始获得牵引力的削减成本和降低异构设计的上市时间。

画板上的chiplet概念已经一段时间了,但它作为一个可能的未来方向已经被浏览超过必要的解决方案。这种观念已开始改变随着复杂性的增加,特别是在先进的节点,打开新市场,需要semi-customized解决方案。

这种方法还可以帮助重新填充创业的行业,在掩模成本10/7nm则已经达到了探测的小公司。创业创新的一直都是一个司机,但新公司的数量已经减少资本需求上升。和更多的芯片制造商要求知识产权silicon-proven,初创企业的数目急剧下降。

在不久的将来,可能会改变,特别是美国国防部推出其DARPA的分支常见的异构集成和IP重用策略(芯片)计划。DARPA的计划是将各种IP块,一起在一个子系统,甚至芯片插入器2.5想包。

虽然这是关键设计用于军事,丹绿色,DARPA芯片项目项目经理说,我们的目标是将这种类型的集成和模块化设计延伸到其他市场。“这真的让更广泛的社区接受生态系统,我们看到很多开放。我们已经与大球员对话空间。有兴趣了解如何克服的挑战设计和胚根端胚乳对电路设计尤其是高当你移动这些高级节点的费用。”

图1:美国国防部高级研究计划局的芯片的概念。资料来源:美国国防部高级研究计划局

在许多方面,chiplets是IP的逻辑进化步骤。泰Garibay,首席技术官的ArterisIP指出,两个主要的益处能够创建更小的足迹与戏剧性的增加产量,设备和流程优化的功能。

但它也开始在一个新的方向,而且总是成长的烦恼时的技术。

“SoC的设计是一个庞然大物,”约翰·弗格森说产品营销总监导师,西门子业务。“这对一个公司来说是非常可怕的逃到一个multi-die策略仅仅因为巨大的基础设施已发展到支持设计流程。很大一部分的设计工具,而是一种设计工具本身是不够的。铸造厂和第三方还提供添加和pre-characterized IP。SoC设计师可以购买或访问这些包括在他们的设计和100%有信心他们会工作,只要他们将其集成的需求。”

使用chiplet方法最终将使这个更简单。

“设计师可以在更高的级别上专注于设计和集成熟悉和信任的功能,”弗格森说。“如果你仔细想想,今天系统公司已经这样做。他们不是在一个包卖芯片。销售解决方案。解决方案可能有很多芯片包含在各种方法到一个单独的组件。例子包括汽车、航空航天和智能城市。”

优点和缺点
这种方法仍存在一些未知,然而。例如,chiplet制造商如何确保一个组件是健壮的?如果一个已知的好死(KGD)放到一个包中,你如何确定和测试制造缺陷,可能会导致整个设备失败?

然而,好处是十分重要的,如果这种方法成为主流。

副总裁休Durdan策略和产品eSilicon,动态第一手项目作为评估的一部分,涉及chiplets。“我们chiplets很感兴趣的原因是我们需要一个IP,要么是不容易获得许可,或如果它是可用的,不够成熟和融入核心ASIC感到舒适。在这种情况下这是一个高速并行转换器。我们看的是另一种单一的设计与并行转换器与ASIC综合权利,而不是考虑chiplet方法,我们将从第三方购买chiplet,在ASIC设计一个接口,ASIC和chiplet之间的交谈,然后我们会在一起融入multi-chip模块包。”

从经济学的角度来看,chiplet方法显示一个相当重要的开发成本效益,Durdan说,主要是因为成本许可到互连在ASIC和chiplet少了很多昂贵的比chiplet IP。简单多”,这是一个集成的并行转换器会因为接口不高,而且有点比到接口简单。从一个分区的角度,它的逻辑是ASIC,因为它已经在chiplet,所以这让ASIC本身有点简单。”

总储蓄将数百万美元的开发成本,他说。尽管包装是chiplets更具挑战性,忧虑得到缓解的这种类型的方法是技术HBM开始起飞。”2.5 d装配技术已经足够成熟,”他说。“它仍然是具有挑战性的,但人们已经成功地进入大量生产。很多早期的担忧消失。”

图2:2.5 d示意图。来源:Xilinx

ArterisIP Garibay认为大量的潜在的驻留在这样的技术方法。“在几年内将在22纳米活性基质或20 nm,甚至16 nm既有逻辑和chiplet-to-chiplet路由、以及活性基质,足迹基本上倒装芯片插座一个标准插座——这就是未来的涅槃——或者一些标准插座,允许为每个chiplet在半导体设计和制造过程,最适合它。”

然而,仍然有挑战是如何克服chiplets彼此交谈,以及与其他组件的系统,以及系统本身。

Garibay并不知道今天技术完全可以满足要求,但是可以实现衬底的方法之一是,chiplet可能主要是network-on-chip意识到另一个,便宜,粗糙的技术。虽然这可能是一个有效的使用,它可能只是实用最大的球员。这是一个简单的使用技术,7海里chiplets cpu或小群的cpu可以创建和衬底放在统一的套接字,并将从根本上是一个成本玩如果没有收益率在7海里。

至少六个公司正致力于各种插入器和桥技术,这比一个插入器更便宜。英特尔已经EMIB,三星宣布的RDL桥wafer-level包装。多个业内人士表示其他正在开发,这将大大降低成本。

Chiplets与任何这些方法工作得很好。“在其最大的化身,美丽的chiplet概念是,我可以把衬底上的L3缓存,这样我不会燃烧平方毫米的7纳米材料在无价值的RAM,“Garibay说。“只是包cpu和RAM让生活在,我可以包并行转换器的衬底。被残忍地难以实现并行转换器14 nm。这将是在7海里。很难看出传统模拟并行转换器功能7海里。还有的费用要做超级高性能模拟在7海里游戏迭代。你可能需要四个镜头,当你投四次在一套面具500万美元到1000万美元,这可能不是一个好主意。如果你能把这些并行转换器新变体的过程,更好客的高速模拟仅仅因为平面设备本身的性质,你可以有一个广泛的设备因为面具,面具套在这个过程中是如此便宜得多,那么你可以有两个模拟方案,脂肪模拟,厚氧化,一个超级薄的氧化物。这些都是模拟人想要的变体。他们可能伟大的模拟非常迅速和成本的方案实现chiplet成为削减平摊在面具,上市时间,减少人力。”

商业化
得到这个准备商业应用是一个重要的工作,然而。

“多久需要商业化吗?”拉维Ravikumar问道,战略联盟主任NetSpeed系统。“有很多发展需要发生。我们谈论的是易于使用和类似这样的事情。我不需要告诉你IPs和重用。SoC市场证明使用的ip和重用使得有效的设计方法,使人们在更快的时间,创造先进的设计和对特定领域的应用。你可以把一个IP并把它一起移动应用程序,或者采取相同的为其他应用程序并将其应用在一个稍微不同的方式或用一些其它的IPs在一起,所以这几乎就像一个平台,你选择不同的块,放在一起。chiplets的概念——特别是美国国防部高级研究计划局芯片项目是开发一个新的技术框架的不同的功能和模块可以分隔成小chiplets IP,可以混合、匹配和组合到一个插入器。你说的2.5 d设计差不多像加入一个拼图。这是一个伟大的概念,但这需要时间,因为有很多问题需要解决。”

然而,如果一个标准物理足迹可能认为,这将对这一个可行的策略。

“可能会有一个急转弯ASIC设计,你会开始chiplet足迹的FPGA,然后很快Open-Silicon或者eSilcon可以翻转一个小得多的chiplet ASIC逻辑专用的足迹,“Garibay说。“我不需要改变我的潜在衬底死所有的冷却模拟。我不需要requalify它。我只是降低净硅成本,我能换出加速器可能,如果我们假设一种加速器的数据处理或人工智能或数据库加速器。我能交换,在制造时间满足细分市场的需求与常见的基质。你几乎可以看到一个新的市场的一些系统集成商能够弥漫衬底死,使创业公司创建chiplets无需获得专业知识,实现完整的芯片。创新我们可以解锁如果我们有多少功能相当于VME卡定义,现在我要找出如何构建走进VME卡的芯片,而不是整个VME卡吗?现在我们大大减少了设计问题,我可以看到更多的人能够给硅带来真正的创新。”

下一个步骤
顺利前进的道路将如何还有待观察。一些最大的公司,这可能得益于chiplet方法,也可能想要保护他们的位置。不过,DARPA的参与可以帮助增加竞争即使根深蒂固的球员可能希望不是这样。

“人最chiplet地区赢得的将建立一个超级巨大的7或5 nm chiplet,不管怎么说,因为那是他们所做的,”Garibay说。“如果chiplet方法工作,他们可以做在一个极大地降低了生产成本,即使他们必须放弃一点性能。然后,如果技术存在,台积电将其提供给别人,你会看到大量的灵活性的设计。如果你把这chiplet’和‘这chiplet’,它将工作。如果你把这另一个,它会坏的,你的朋友会取笑你。”

在一天结束的时候,这可能是激励的行业很多,在过去的几年里发生了什么事整合供应商、制造成本急剧增加,增加设计复杂度抬高设计成本,整合客户,给予客户更多的控制价格。“这是令人兴奋的在一个糟糕的小球员。最后,还有一些激励的行业,可能会增长池而不是说服年轻人,最好去做一个Facebook应用程序,”Garibay说。

导师的弗格森同意chiplet方法代表了一种潜在的新时代的设计。”,而不是一个设计师专注于芯片中使用一个特定的机顶盒,然后他们有希望竞争与其他机顶盒,现在他们可以设计一个芯片,可以移植到任何信息娱乐系统。现在他们已经打开了他们的潜在市场显著。”

有关的故事
2.5 d,扇出便宜
标准、新材料和不同的方法正在发展驱动2.5 d, 3 d-ics和扇出成为主流。
Chiplet选项
越来越多的公司正在评估预构建和添加电路作为一种减少投放市场的时间。
美国国防部高级研究计划局推动Chiplets芯片项目
美国政府自己的异构集成方法。
点评:制造业的一周
让chiplets;5克;税制改革;TowerJazz中国工厂。