反思能力

权力通常是最后一个因素被认为是在PPA方程,它通常是别人的问题。越来越多的是所有人的问题,和EDA公司开始关注权力比过去有所不同。

当驱动力随市场和流程节点,需要在每个节点节省能源和几乎所有的设计无处不在。在服务器市场这是简单economics-many核心不需要在所有的时间,和供电和冷却它们的成本是昂贵的。在手机市场,直到28 nm泄漏是一个问题,在14/16nm动态功率密度的增加是一个问题,在每个新节点将变得更糟。但即使在建立nodes-40nm 90海里,得越物联网和电池之间的需要更多的时间费用或降低能源使用不间断设备使得电力问题前面和中心许多芯片制造商和系统。

这使得许多大挑战EDA供应商:

•集成来自多个数据源的数据的方式已经不相容的其他领域,如物理设计通过验证。
•制造简单的工具来使用,这样公司不需要专家团队的力量。
•提高训练水平的权力,以便工程师有能力使用权力相关的工具和注意的问题。
•创建工具,可以钻取到RTL级,然后跳转到一个更高层次的抽象能够权衡优化。

在物联网超越PowerPoint阶段,直到getkc id = " 185 " kc_name =“finFET”]的设计达到tapeout开始,有更少的令人信服的理由为EDA厂商创建新工具或链接这些功能与其他工具流。在大多数情况下,权力的PPA方程很可能错过最后期限的第一个版本芯片,与改进,在以后与软件补丁或未来的硬件版本。但紧迫感增加了住在一紧,通常功率预算缩减,所以有关注电力勘探、建模、调试和验证。

“没有所谓的电力勘探的自动化的解决方案,”Guillaume Boillet说,技术营销经理Atrenta。“解决这个问题的方法是将信息从时间和思考你是如何构建信息和权力之间的一座桥梁。绝大多数人关心的权力,但现在他们做的是权力分析,不是权利优化。他们决定好如何做时钟门控,但有事情才能使时钟门控更有效率。”

此时力量探索主要是迭代和非常耗时,特别是对于一个复杂的SoC。会议时间在设计是一个壮举,给的量黑硅和潜在的电气和物理设计过程中可能引发的冲突。扔在模拟电路和多个功率域和权力很快可以滑动的底部must-fix-immediately堆栈。

从电力专家系统专家
这是更糟的是,许多工程师直接与电源不工作。使每个工程师电力专家是不现实的,但需要有至少一个基本水平的了解各级权力的设计过程。手机芯片和设备制造商很擅长这个,但是需要传递的知识。目前,专业技能都掌握在小团队里最大的芯片制造商。它需要被理解更广泛,更早在设计过程中应用。

“我们今天正在设计的系统的复杂性要求早先看权力,”艾伦·吉本斯说,一个架构师Synopsys对此。“希望等待并解决系统功率问题在物理实现的高性能复杂SoC的IP标题支持显著分层软件组件是站不住脚的。在许多情况下,二元性挑战是权力的结果和性能。权力(或能量)已成为占主导地位的设计约束,所以我们现在争取最好的标题我们可以得到性能。换句话说,我们如何为我们的平台提供最佳的性能在电力和能源预算可用?”

当然工具可以帮助在这方面,但是只有一个点。低功耗设计的历史表明,仅仅因为一些能够拯救力量并不意味着它将使用,既适用于功能内置芯片和工具。

”有一个案例,一个公司开发一个芯片,他们试图找出是什么造成噪音,”维克Kulkarni说,高级副总裁和总经理的RTL电力业务单元有限元分析软件。“他们追踪浮点运算的问题,所以他们改变了不动点,以减少噪音。前端与后端时他们发现噪音下降了20 db和没有更多的峰值。所以有实际价值,让人们在这种知识。”

但也有价值能够解决不那么复杂的问题没有招聘电力专家,这就是自动化一直扮演着重要的角色。在正式的验证,例如,经过多年的努力得到验证工程师学习如何写断言大EDA公司改变了方向,自动的过程。

“验证向量是验证,而不是权力,”Kulkarni说。“和操作系统启动,如果不妥善设计,可能是低效的。现在需要做的是,我们需要点连接到后端热影响的工具来创建一个真正的系统级解决方案。如果你看流在一些大公司,他们已经使用RTL模型和提取,在系统运行的水平Docea权力框架。对于衬底噪声,可以提取,无需设计师。”

FinFET权力问题
需要澄清的是,权力高于28 nm和低于28 nm的担忧是非常不同的。与finFETs (16/14nm使用20 nm back-end-of-line过程),最大的担忧是动态功率密度。在28 nm及以上,最大的担忧是泄漏。和28 nmFD-SOI技术,重点是身体偏置和提高能源效率,因为泄漏已被控制。

这些不同的观点到同样的问题,不过,这是更有效地处理权力。节点在最先进的技术,如动态电压频率缩放,多个域,电迁移企业竞争和RC延迟是很好理解的。不那么理解的是,如何优化的工具和方法。

“一个大的变化是,过去你会打破东西块水平分析和测试它,然后将它重新缝合到一起,“拉胡尔Deokar说,数字和产品管理总监审核节奏。“问题在于16/14nm 1亿- 2亿实例,当你100到150块缝合起来,成为一个SoC,地区,性能和功率都受到影响。现在你需要做它在500万年到1000万年实例块而不是1 million-instance块。”

也对子系统,可多达2500万个实例。Deokar指出,其他先进的技术被使用最先进的节点,,包括时钟和电源网格。但关键的是,所有这些技术被使用更频繁,因为设计团队需要找到一些方法,每一个设计的挤出更多的权力,无论身在何处,流程节点曲线。

“在旧的节点,设计用于guard-banded,“Arvind Narayanan说,集团营销总监IC实现部门导师图形。“库guard-banded到达签收。但这并不是足够的移动小的节点。Guard-banding不再有效。最重要的是,你必须看看热对IR降的影响。这是开始发挥作用。”

平面问题
以上28 nm,工具已经存在了一段时间来处理基本权力的问题。然而,它们的使用是参差不齐的,因为公司还没有尽可能多的关注能力,及其在流动,包含在工程课程的大学更不用说,还没有一个高优先级。改变,在一些市场比别人快,但进展报告在一片垂直市场,和学校已经开始建设工程课程,一件事未来工程师需要学习。

现在的挑战是改变心态的工程师忽略了这么长时间。“权力方法采取了后座死闭包在很多设计,“说Sudharkar Jilla,集团营销主管和路线在导师。“首先你确定时间。那么你担心。”

他说移动和无线芯片公司一直专注于权力,但日益增长的重要性,物联网已经做出了更广泛的关注。“除了工具和电力专家,有一个方法变化的需要。培训EDA工具的需求增加,这些工具需要主流。”

在某些情况下,可以利用工具已经被用于其他目的。仿真可用于硬件和软件验证,但它也可用于动力分析和验证,为例。高级合成的也是如此。

“你可以运行一个RTL权力分析,把这些力量分析数字和使用它们来尝试不同的版本有不同的限制,”Mark Milligan说,负责营销的副总裁Calypto。“所以你第一遍RTL准确性。你想要尽可能准确,这是正负15%。然后,一旦你选择哪个方向,你需要更高的精度水平。但它可以让你做试验位置和路由和RTL基于权力作出调整。动力分析是开始发生许多这样的公司。”

有一个更高层次的抽象是至关重要的,因为需要消化的数量是巨大的。

“我们这样做是在更高的抽象级别上工作,这是必要的为了能够处理的复杂性和提供我们需要仿真速度,“说Synopsys对此长臂猿。“重要的是要注意,我们正在努力解决电力问题在系统级设计是不一样的力量我们试图解决的问题在后者的物理实现阶段。我们想使用电力数据在设计流程的早期做出重大决定——异构处理架构的选择和配置,哪些功能存在于硬件和软件、内存大小和拓扑,互连配置,系统电源管理策略、算法和策略。一般来说,这些决策不需要绝对精度的能耗数据和体面的估计将超过足够了。准确性的州居住是一样重要的能耗。为了获得足够的信息能量的行为我们的系统,我们需要能见度的功耗/权力国家和权力国家居住。对于一个给定的场景,了解长一块呆在一定功率状态是很重要的。只有通过模拟平台代表工作负载下,我们才能获得这种理解。”

未来更多的变化
未知是什么在这一点上是随着越来越多的工程师开始解决电源问题。例如,当建筑成为下一个选择而不是节约能源优化现有的方法?整个部分的行业正在准备堆叠同死的可能性2.5 d和三维集成电路——能产生重大影响的能量所需要的驱动信号,因为较短的距离和更低的电阻和电容。

”看着HBM,标准的事情之一就是你现在正经历一个硅插入器在更传统的配置你的记忆频道现在要短得多,你不开长信号PCB或DIMM套接字,”弗兰克说,铁产品营销高级总监Rambus。“你开车很短的通道通过硅插入器。机会,使界面更有权力有效的每一点的基础上。虽然整体实力可能更高的比特数,每一点的力量应该更有效率。”

这是正在考虑的选项之一,。“我们期待我们能为DDR-5甚至做一些HBM接口,目标在哪里开始降低权力通过更好的DDR-5信号技术,并开始进入lower-swing信号来节省电力接口,“铁说,指出可能包括一些控制回PHY移动,以便记忆更多的奴隶。

更多的创新肯定会出来的。工程师喜欢解决问题,他们关注更多的创新方法的结果。EDA工具的一个方面,他们都将动力和对变化的反应达到临界质量。