异构III-V包装;SiP财团;晶圆叠加。
异构III-V封装
在最近的2021年IEEE第71届电子元器件与技术大会，一个小组发表了一篇关于使用异构III-V器件开发晶圆级扇出封装的论文。
本文讨论了两个III-V芯片的封装，用于基站中的射频收发器应用。III-V实验室、CEA-Leti、泰利斯公司和联合单片半导体公司为这项工作做出了贡献。
扇出是一种在高级封装中组装一个或多个芯片的方法，使芯片具有更好的性能和更多的I/ o，用于计算、物联网、网络和智能手机等应用。在扇出的一个例子中，一个DRAM芯片被堆叠在封装中的逻辑芯片上。这反过来又使内存和处理功能更紧密地结合在一起，在系统中提供更多带宽。
扇出也可用于智能手机和基站等射频应用。CEA-Leti和其他人发现了一种使用扇出在基站中启用III-V设备的方法。
在该技术中，第一个模具由一个大功率放大器(HPA)和一个基于氮化镓(GaN)技术的开关组成。GaN器件使用碳化硅(SiC)衬底，有时称为GaN-on-SiC。第二种是低噪声放大器(LNA)和基于砷化镓(GaAs)的驱动器。
该论文的主要作者、CEA-Leti的Arnaud Garnier说:“这两种芯片都融合了每种衬底技术的优点，即GaN的高RF和功率性能，以及GaAs的低噪声能力。”
Garnier表示:“SiP采用扇出晶圆级封装(FOWLP)，芯片优先面朝下配置。“芯片之间的间距低至100μm。电布线由再分配层(RDL)和用于PCB上倒装芯片组装的球来保证。散热必须对着PCB进行管理，以避免过于复杂的PCB设计。它通过直接接触HPA背面的Cu-liner作为散热器来管理。”
这是通过使用激光烧蚀打开成型化合物，然后在SiP背面镀铜来实现的。SiP的最终尺寸为4 × 4 × 0.35毫米。Garnier说:“在类似sip的环境中，分别以0.1 dB/mm、0.2 dB/mm和0.4 dB/mm的频率测量了30GHz、40GHz和60GHz的信号损耗。”
SiP财团
A*STAR微电子研究所(IME)宣布成立一个新的SiP (System-in-Package)联盟．
该财团包括新加坡IME、朝日kasei、GlobalFoundries、Qorvo和东丽。其目标是为5G应用开发先进的软件包。SiP将多个组件集成到单个包中，使其能够作为电子系统或子系统运行。
如今，运营商正在部署频率低于6ghz的5G网络。一些运营商正在部署使用26GHz、28GHz和39GHz毫米波频段的下一代5G网络。
业界正在为5G毫米波开发新的IC包。这些封装将射频芯片和天线组合在同一个单元中，称为封装天线(AiP)。这些新的集成天线方案背后的想法是使射频芯片更接近天线，以增强信号并最大限度地减少系统中的损耗。
还有其他的挑战。a *STAR表示:“在5G应用中，多频段操作需要5G设备集成众多设备，如滤波器、低噪声放大器(LNAs)、射频开关等，以支持在一定频段范围内的移动通信和数据传输。”“3D集成是在小尺寸封装中集成多个设备/芯片的理想方式。”
IME正在与联盟成员合作，应用3D集成技术来小型化5G应用的射频前端模块。
晶片叠加
在一个单独的发展，a *STAR的IME开发了一项新技术可以实现下一代类似3d的芯片。
这个想法是在晶圆上处理芯片。然后，使用一种新的晶圆键合技术对晶圆进行堆叠和键合。最后，一块晶圆上的芯片连接到另一块晶圆上的芯片。
IME开发了一种多晶圆融合键合工艺和一步穿硅通道(TSV)工艺，可以堆叠多达四层晶圆。这种工艺可以潜在地降低50%的生产成本。
IME的晶圆到晶圆堆叠方法使用了一种称为混合键合的技术。其他人也在研究这项技术。为此，使用晶圆键合器，晶圆使用细间距铜-铜互连键合。它是介电到介电键，然后是金属到金属的连接。
A*STAR IME的高级科学家和项目负责人Kawano Masaya表示:“3D集成、TSV工艺和多晶圆融合键合技术的突破将使设备制造商更好地集成具有高附加值的3D产品。”
|
|
|
|
|
|
|
|
|
|
留下回复