据说一切成为采用EDA需要10年。SystemC超过15岁,仍然是在地平线上。如何打破?
为了执行建筑探索、性能分析和优化,软件的早期验证,改进的硬件开发的生产率和许多其他任务,该行业需要一个可行的虚拟样机。这需要一个合适的语言来表达必要的概念在足够高的水平抽象这足够数量的模拟可以执行。
认为该行业已经找到了答案SystemC,但即使现在语言是超过十岁,还没有见过必要的大量的投资或采用和它的一些问题已经解决。SystemC甚至一起行动起来吗?的焦点小组在今年DVCon,虽然很多专家都渴望看到它的问题解决,似乎没有人知道正确的道路前进。
几次在面板中,在工作Accellera被形容为极其缓慢的尽管没人指责Accellera,他们承认没有足够的兴趣消耗的努力完成必要的工作。同时,小组成员描述大组在日本SystemC用户感兴趣的组,这样看来,有多个断开在这门语言当中。
小组成员、首席执行官适应IP;首席技术官碳设计系统;总裁兼首席执行官OneSpin解决方案;主任维多利亚米切尔全球异构编程中阿尔特拉和面板由布来安梅奥主持。下面的要点是,面板。
Neifert指出SystemC可以是一个很棒的方法非母语英语课程空间更广泛采用存在障碍。“失踪标准保持知识产权从公司之间自由流动。TLM2开始但不够,许多必要的标准从来没有完成。”然后他说房间里的大象。“最大的问题是没有办法赚钱。它被集成到其他产品,没有人可以收费。”
米切尔同意关于标准的问题。“SystemC没有完成的一个标准。除了IP之间的兼容性问题,在流动的角度来看有兼容性问题。”她指出,虽然设计捕获和模拟很重要,“我们也必须看看SystemC为早期创建虚拟平台的使用软件实现。这提高了上市时间,我们正在取得进展仍然是不存在的。很难做性能分析,很难做回归测试。因此,尽管SystemC有很大的潜力,我的要求是提高接口和互操作性和扩展它超越建筑建模软件和系统的性能。”
根据麦克纳马拉,用户今天SystemC和早期的开发人员按照年月顺序的Verilog模拟器:“我们有机会与风险投资工具的实现我们想要的。SystemC同样的流程需要发生。标准组织生产一个定义。然后一群人需要使用语言的愤怒。你,作为一个用户,想有人可以付钱以使它更好。如果没有一个接受检查,你会沮丧。这是开源的问题。你需要一个健壮的市场,可以赚钱并提供改进。”
Brinkmann说人们会采用SystemC如果它提供了一个生产力获得。“对于建模和硬件设计现在还没有发生。在过去的几年里已经有进展高水平的合成。思念是SystemC周围的生态系统,可以处理验证和调试。形式验证没有即使我们正试图提高抽象层次的验证。生态系统需要IP和验证。”
很明显,尽管所有的小组成员想要SystemC的支持者,他们也沮丧。遗憾的是没有大型EDA公司的代表来解释他们的这个问题。麦克纳马拉准备穿上他ex-Cadence帽子,说:”当我在节奏,需要支持所有的对每个人来说都是非常昂贵的。曾经说过,方法是限制自由的一种方式。这使生活更轻松,EDA供应商你可以少量的流,您可以验证、测试和改进,但作为一个消费者,你要支持我做的任何事情。”
但问题不只是缺少工具。“我们没有一个明确的方向对什么样的SystemC你应该写为各种工具是有用的,”Brinkmann说。“当我们得到解决,情况会改善,但现在,应用程序没有。”这个问题已经在桌子上很长一段时间,被称为冰川的标准之一。
另一个标准,专家呼吁CCI(命令和控制接口)。米切尔说,“这使您切换方法、流或EDA供应商。CCI需要完成和工具厂商支持它。“Neifert指出,他曾在10年前和标准还不存在。
即使CCI存在,”与TLM2你还有一个基本问题,”Neifert说。“我描述TLM2交给你——并不能保证它会工作。我们都以不同的方式扩展它。我们需要标准化建模的协议。“Neifert解释说,他甚至试图创建一个事实上的标准,给它了。“这是不足以克服障碍。”
小组在讨论的优点和缺点SystemC基本上被相关的基础语言。从好的方面说,语言是表达足够的能够描述任何东西。最大的一点消极的一面是,调试。麦克纳马拉试图摆出勇敢的面孔。“我们需要关注调试。高密度脂蛋白模拟器的平均售价并不高。他们付的是分析座位,与工程师进行交互。在早期我们收取很多回归引擎,允许我们在调试引擎投资。虚拟样机是创造价值,你需要找到一些方法,进一步增加价值。”
米切尔不那么积极。“如果你能一起塞块,它在SystemC不起作用,你需要能够建立可执行的规格和使用这些东西。整体仿真的性能可能是伟大的但如果你不了解系统中的时间约束或竞态条件,这并不是说有用。”
讨论SystemC总会有好的阴谋论。在这个面板是由Brinkmann提供。“如果建立了EDA供应商去使它更快,它会带走的收入RTL模拟。这意味着他们没有动力。这让小公司加强和填补这一缺口。”
一个听众问及工作UVMSystemC。麦克纳马拉指出,创建UVM考虑SystemC和他的公司用它来验证其模型。米切尔把想法进一步说,每增加硬件”软件增加10倍,所以提供方法论的概念验证的软件很有趣。”
|
|
|
|
|
|
|
|
嗯? ? ? ? !
SystemC工作为我们伟大的在其目前的形式。我们用它来SW早期原型、架构的探索,甚至一些HLS。这是为我们服务了…8 - 9年左右。
你困惑的发展和扩大标准一个无用的或无法使用?
关键是这不是无用的或不可用,它是不能很好地支持和工具没有与其他语言的工具。验收和增加采用SystemC虚拟原型和一定程度上的HLS,开始从EDA供应商值得投资。同时,行业的需求变化,现有的任何语言能够很好地为行业服务。
在我的脑子里,在一分钟左右的思想,一些供应商工具支持SystemC:平台架构师,CtoSi, Vista,弹射器至少(可选)。
也许它的一部分是内置的参考模拟器。即,也许很难赚钱SystemC如果人人都适用于no-frills-but-free内置模拟器。
完全正确。Mac说,通常情况下,模拟器没有得到很多钱,但这钱支付投资分析工具和今天的价值是Verilog销售。虚拟样机,需要一套新的分析工具。而有些是免费软件社区,那些与硬件交互通常需要新类型的分析,如性能和动力分析。
听起来像一个“小恶魔”的论点。至于工具,SystemC SystemVerilog差不多的复杂性,但数控与风投等这样的编译器Gcc & LLVM并不是真实的。如果用户是聪明,他们就组织得到它在Gcc / LLVM和正常工作。
LLVM似乎存在一个非常好的机会创建一组开源HLS工具。所有的基础设施有从解析器优化框架。
是的,很坏了。所有的抽象是坏的,和实现功能失调。如果你想去c++对HW设计我有去的路线
http://parallel.cc
——我确信我的c++解析器可以读SystemC头(一个非常痛苦的运动)。
硬件描述语言(VHDL)和SystemVerilog也坏了,所以还有很多机会的新方法。
与RTL我们有两个新的语言:Verilog硬件描述语言(VHDL)。对于英语,我们有一个为c++库。起初英语已经受到缺乏合适的语言结构。(或者我应该说,缺乏简洁地表达英语的功能。)
除此之外,SystemC(至少在最初)的动机是免费/廉价替代Verilog硬件描述语言(VHDL)。失败,SystemC重生了TLM 2.0。
因此我们英语语言缺乏语言的重点,基于c++与免费的模拟器。所以,行业如何正确投资在这个地区?
有成千上万的RTL工程师的公司愿意支付好$ $模拟。软件工程社区拒绝任何工具花费几千美元。他们习惯于“滚动的”,等等。另外的用户数量为ESL小于RTL或软件工程,进一步把价格压力。
创建一个适当的和有效的英语语言将花费数百万美元。但是,用户似乎迷恋“自由c++, SystemC, OSCI”。和宁愿忍受SystemC限制,或使用其他方法,而不是基金模拟一个真正的英语环境。
在RTL与专有Verilog语言,我们开始是非常成功,它硬件描述语言(VHDL)等分支。在英语我们有廉价的“免费”解决方案,防止适当的创新。
电子设计国际海事组织,并不适用于其他行业的免费软件模型(例如基于web的工具)。市场太小,太大的技术问题。得到妥善解决的唯一办法是投资公司真正的$ $,这反过来将收回销售给用户。
只是我2美分…
不幸的是,创业在EDA几近枯竭时间出口和出口不适宜投资。所以投资必须来自于EDA公司建立,大学或工业。
如果情况变得足够糟糕,大型系统房屋可能不得不自己解决,但是你可以打赌你的生活然后他们不会捐给这个行业,直到它变得过时了。他们会把它作为一个竞争优势。
这当然也是形势的逆转,EDA首先创建。
这一点。正是这一点。最好的一代思想(或两个)现在已经专注于让人们看广告(Google、Facebook等)好十几年。风投公司预计更快的回报时间比他们可以从EDA不要基金新兴EDA公司。EDA启动可能需要5到10年或更多的收入,而这些网络初创公司在第一年获得收入。
你可以把c++变成一个完美的英语和做廉价使用LLVM / gcc编译器链。然而,RTL只是一个糟糕的抽象级别工作,和你真的想提升到下一个水平,然后硬件设计和“冲击”编程看起来同样的问题。
你必须使用c++程序员不会因为使用硬件描述语言(VHDL)和Verilog。
不幸的是大多数EDA公司似乎没有人理解解析器和编译器超出旧lex和yacc的东西,和不太可能使飞跃。
一个评论:学术界在哪里吗?教授通常会凑出一个解决方案和几个研究生,然后卖掉它或形成一个公司product-ize它。我没有听说过任何此类活动。如果有人感兴趣。
我也会感兴趣,如果使用SystemC任何大学。就我个人而言,我认为他们用Verilog,或语言如OpenCL, Java或Python。
很多问题在EDA现在超出了学术项目的范围。
然而仍有对工具/研究的资助,EDA不是做得很好。桑迪亚实验室Xyce模拟器是一个例子,它可能会比SystemC更长远的积极影响。
很高兴看到一些模拟仿真领域的工作,特别是应用多处理器。也许它会刺激一些额外的数字仿真工作。
我两边的护栏:一侧hls软件开发与硬件工程师。我目前在“软件支持硬件人员实现DSP-ish算法”的栅栏。HLS是可行的,并试图说服他们,是非常困难的。他们似乎足够满意SystemVerilog和SystemC持怀疑态度。我发现我为他们创建自定义代码生成器,可以在方程和吐出Verilog模块然后这些Verilog模块插入更大的系统。
我认为SystemC太远RTL的硬件的人我处理。SystemC基本上是c++与一些特殊的库来表示硬件概念+运行时。鉴于这取决于在c++模板我真的不知道什么一个硬件的人当他们突然面对一页又一页的c++模板错误?
——SystemC暴露的运行时内部语言,这是设计者从未写过的代码。这也是复杂的代码,需要隐藏。但是这需要一个专用的编译器能够理解的语义建模是什么,然后一个特殊目的模拟器。
嗨,马修,
优秀的文章,你写在SystemC。我来自一个FPGA背景所以我应该解释为这样的评论。
我同意你关于低水平的博览会SystemC RTL设计以及HLS策略和在我看来这包括基于模型的设计原理仿真软件,哪个Mathworks推在FPGA市场非常困难。在我的经验中所花费的时间在这些语言/环境到功能性RTL仅仅因为额外开销的事实放在工程师编写和调试的软件代码,但不限于,所有的新语言混淆语法糖添加到要尽量描述RTL构造;然后尝试控制真正的RTL问题非现有/可怜的调试环境。
至于HLS像躲避瘟疫一样避开它,因为生产力在这些“新”语言获得是虚幻的。HLS然后如果你真的需要做下一个最好的事情:写高水平的硬件描述语言(VHDL)行为模型的优势已经将它(现代合成工具做一个漂亮的降落在这些高水平的工作行为模型)。
例如:www(点)gaisler公司(点)com/doc/vhdl2proc(点)pdf。我不一定宽恕他的高水平的方法但这作为一个例子,可以做在一个高密度脂蛋白。
有一个巨大区别造型硬件系统和设计硬件系统。
问候,
乔
这是2021年9月,。是窗台上值得进入使用c++和SystemC虚拟样机。
我一直作为一个软件开发人员工作在汽车过去4年。我最近发现一个机会在这个领域工作。它仍然值得的时间吗?如何增长前景和有未来SystemC吗?