要认真Chiplets

日益复杂的计算需求,更多的功能,较低的权力,以及更短的生命周期,促使芯片制造商努力审视标准化IP可以用来快速组装系统为特定的应用程序。

使用chiplets的想法,有或没有一个包,已经流传了至少六年,他们他们的起源可以追溯到IBM在1960年代的包装方案。现在是蓄势待发,商业和军事用途,随着低成本semi-customized解决方案需要的传播的新的市场机会。

对于任何新方法,有技术和生态系统需要解决的问题。chiplets,有几个问题。一个是如何验证和测试各个部分,单独和其他chiplets的上下文。第二个是谁负责chiplets一旦被制造出来并交给积分器或包装的房子,这是熟悉的已知的好死的问题。第三,chiplet方法提出了各种各样的竞争很可能不安现状的问题。

“如果你看事情进展的地方,很快就会到四、五公司,甚至可以做大规模7或5 nm设计与任何期望得到它的工作和赚钱,”泰Garibay说,首席技术官ArterisIP。“不仅是很难证明这些高级节点的成本,这也是很难找到人能做到。这是一项艰巨的任务,你有一个有限的才华横溢的设计师,可以为你做这些。这些大公司可能会考虑构建活性衬底7点或5 nm如果收益率是足够好,然后使用chiplets实现高速IO或其他特殊功能。然而,如果创业可以创建一个100 x改进和性能仍有优势,因为他们的聪明,在22纳米功能是否实现,放弃30%或40%的性能可能并不重要。他们仍然领先。也许他们可以得到足够的钱进入游戏更高级的节点与第一个产品。但是你可以进入游戏与一个小得多的投资。”

Chiplets可能可以提供低成本的条目,尤其是在最先进的节点目前没有很多球员由于开发芯片的成本。最近受到了很多关注,这些终端市场获得立足点,新的春天。

图1:对soc利弊,chiplets和传统的系统设计。来源:Semico研究

减速装置
虽然一张成功的可能,有各种各样的考虑系统架构师和设计团队需要记住。一个是系统级测试的chiplets必须占系统的体系结构。

“有趣的与chiplets有点不同于单一的设备是你打包多个chiplets通常与一个ASIC,”休Durdan说,副总统,策略和产品eSilicon。“你chiplets进入是什么,假设每个chiplet都有98%的收益率,这听起来像一个高数。但是突然间,你把10个坐在ASIC,并累计收益率10 chiplets .98的10次方。大大低于98%,因此结论是,98%是不够的。你真正需要的,如果你是买方chiplet,是对于chiplet是一个已知的好死,几乎100%的收益率。你需要全面测试,合格的,你需要可以依赖它,这样你不会当你把采取累积产量损失大量的这些东西都在一个包。”

这是一个额外的要求放在chiplet的供应商,除了半导体器件通常需要什么,他说。“如果你的用户的积分chiplets ASIC,那么首先必须要担心这是通常会包的I / O接口出去到外部世界从ASIC现在取而代之的是ASIC和chiplets之间的接口。这意味着信号用于ASIC的数量和外界交流的包是大大减少。本身所存在的问题对ASIC的可测试性。解决的方法之一是通过人们实际上把他们扫描链和测试接口没有直接ASIC的包,因为没有足够的I / o,而是经历chiplet,使用chiplet连接到外部世界的测试接口。这是另一个设计考虑chiplet供应商。他们必须意识到这些东西当他们设计chiplets。”

然后,chiplet ASIC之间的接口和chiplet必须测试,这是另一个考虑因素当你设计整个系统,Durdan说。“如果chiplet并行转换器,您可以把它在环回模式中,你必须能够获得从ASIC给命令chiplet把并行转换器在环回模式而不是运动测试,然后确保它运行成功,等等。后你必须能够做到这些电线都是打包,因为chiplet和ASIC不能带以外的芯片。所以你必须测试的完整性chiplet本身,还有ASIC和chiplet之间的联系。它必须是可测试的内部包。”

Anil巴拉,高级经理、营销和销售天体电子学测试系统表示同意。“Chiplets提供支持的承诺的集成芯片功能的IP或chiplet水平,同时使应用程序利用低或高级节点。挑战是建立一个可用的接口标准,以及采用,能够从供应商选择的集成IP有望加速。”

从测试的角度来看,天体电子学的chiplets看到测试类似于上升趋势异构集成设备(如口和多核soc。

“预期chiplets将作为一个解决方案,不是个人IPs的集合。我们看到系统级测试是一个宝贵的chiplets测试策略的一部分,”巴拉说。”与此同时,类似于口,有一个当一个结合IP来自不同厂商的挑战。即使你能保证100%的收益率从你所有的IP供应商,结合IP到一个共同的设备将不能保证100%的收益率。尝试编写测试模式标准吃极具挑战性,从设计师的角度来看都有时间开发的模式,并从测试工程师的角度能够承受生产测试时间运行所有模式。系统级测试提供了一些激动人心的工具来测试chiplet作为解决方案,随着软件(司机、启动例程),以及相关的硬件。”

再次,因为chiplets呈现相同的测试挑战2.5 d包装,确保它们是已知的好死,并确保chiplets衬底/板之间的连接正确测试,是至关重要的。

”在传统的单一模集成电路制造过程中,大部分的缺陷模晶圆测试期间被淘汰,”解释史蒂夫•接线盒产品营销总监导师,西门子业务。“然而,晶圆测试本质上是有限的数量调查,可用于应用刺激和测量反应的死在一个晶片。限制获得权力和地面rails还可以限制应用能力测试完整的目标速度的装置。因为克服这些内在的晶片测试的成本限制,历史的方法是允许一些逃在晶圆级测试和抓包测试期间这些。”

chiplet包流,逃逸速度晶圆测试有更大的影响最终打包(董事会)屈服,他说。“这是因为缺陷模,当包装好死,将导致整个计划的失败(板)。这种组合效应意味着晶片逃的影响最终产品成倍放大,影响包装产量。”

此外,包装后缺陷的成本更高,因为有更多的值绑定在chiplet包。因为这两个边缘增强效果有更高KGD chiplets测试质量要求在晶圆测试。这可能是通过测试模式具有较高的故障覆盖率和可能通过引入额外的故障模型来测试通常是忽略了在晶片测试的缺陷。

测试之间的互连chiplets衬底可以通过两种方式,接线盒解释道。“传统的边界扫描技术用于测试封装芯片在董事会或模块之间可以使用如果添加边界扫描链的开销chiplets是可能的。如果添加边界扫描链chiplets不是身体上或经济上是可行的,可以治疗chiplets本质上作为IP核,和分层测试技术通常用于内核可以使用在大型soc测试互连。更重要的是,层次生成允许测试模式用来测试晶圆测试期间chiplets重用同样是测试包级别的任何内部chiplet缺陷可能在包装过程中介绍了。”

验证
在验证方面,chiplets可以看作是下一个元素沿轴在设计流程的重用。

“在最抽象的行为模型,得通过高级合成,然后RTL模型,经过逻辑综合和布局艰难的IP已经完全了现在chiplets,预制块的IP,”首席执行官指出Adnan哈米德Breker验证系统。

的验证方面并没有以同样的方式,这就是为什么验证一直在增加的时间和成本。

越来越多的便携式刺激意识发挥作用,因为模型可以以同样的方式作为IP块组装,不像UVM模型不能。PSS模型是一个完整的规范的一块应该是能做和结果应该提供,也可以携带的信息测试,哈米德说。

“当组装这些在系统层面,它因此变得容易看到如果设计将激活路径通过chiplet从未测试过,”哈米德说。”也将被创建,测试点验证chiplets之间的相互作用。便携式刺激可以是抽象模型上运行测试点chiplets或实际设备本身,也许通过某种类型的集成软件包模拟板试验。”

其他问题
这些都是显而易见的问题,太。其他问题可以提出,根据企业选择哪一条道路。

“有解决方案插入器或没有,”雷蒙德说Nijssen,系统工程的副总裁Achronix。“你还必须考虑数据速率,因为一些解决方案要求非常高的数据速率,你也要看你做的原因chiplets首先,因为你不能承受,很多球包。”

他说,如果一切按计划工作,然后chiplets设计可以解决许多问题。但它是几乎所有应用程序的灵丹妙药。

“你必须决定提前多少内存与CPU的一对,以后很难改变,“Nijssen说。“在PCB级别,这是模块化的,所以你可以改变到另一个记忆。chiplets,您不能创建包的库存零件与记忆。你不能添加内存堆栈的包装。和库存管理不是微不足道的。这是与chiplets DARPA正面临的一个问题。在包装的时候,他们必须决定要在那里,确保所有的产品将用于整个产品生命周期。如果有chiplet生命的结束,他们可以依靠别的东西。或者如果一个公司被收购了,您已经构建了一个产品基于chiplet的存在,会发生什么?”

使所有这些问题都是小过程的几何图形,天体电子学的巴拉指出。“降低过程几何图形的复杂性加剧chiplets测试的复杂性。我们希望看到一个类似的范式转换测试策略我们目前看到的设备搬到较低的节点。经常测试策略,在较高的节点必须补充新的测试方法。添加一个系统级的测试策略可以帮助接近100%的测试覆盖率作为它的补充测试完成了结构和功能测试策略。”

结论
对公司Chiplets继续是一个诱人的可能性。Marvell的麻吉架构,这是基于内部开发的组件,是这种即插即用的方法的第一步。但扩大包括整个生态系统的IP提供商增加了一些新的挑战这个方案。

虽然大多数的这些问题可以解决,这不是简单整理不同大小的乐高积木和假设一切都一起工作。有广泛的应对挑战和注意事项,以及一系列的优势,这对于某些市场日益流行的想法。

编者斯珀林对此报道亦有贡献。

有关的故事
Chiplets获得蒸汽
艰难的IP为异构设计可以减少时间和成本,但仍有挑战来解决。
Chiplet选项
越来越多的公司正在评估预构建和添加电路作为一种减少投放市场的时间。
点评:制造业的一周
使chiplets