经过几十年的工作,现在有很多商业上的成功故事。
缩小数字逻辑的路线图将持续至少未来10年。其他设备,特别是模拟,它会减缓或结束。和所在的一个最基本的半导体设计和制造的变化在过去的半个世纪。
这不再仅仅是说话。苹果在iPhone使用扇出架构7。内存制造商叠加NAND和DRAM。英特尔公司开发了一种瘦身嵌入式桥连接芯片。AMD已经创建了图形芯片基于2.5 d。思科和华为正在建设网络芯片基于硅插入器。和所有的包装和设计服务公司报告激增multi-die包装业务。
经过20年的涉足multi-chip架构,从经典的反水雷舰扇出,2.5 d,甚至3 d,先进的包装是悄悄地走向主流。这一趋势预计将继续甚至扩大有几个原因:
•更容易推动电子通过更广泛的管道。有更少的电阻和电容的关注。它可以通过使用散装CMOS而不是更多的特殊材料,更加昂贵,难以来源,更加困难。
•移动内存或I / O处理器芯片旁边,用高速互连连接意味着信号需要经过的距离更小,使用这些更广泛的管道比一切都放在相同的芯片。因此,必要的性能提高和大量的能量来驱动这些信号减少。
•公差为噪声和热影响减少收缩特性。如果一切都是在同一模之间的距离减少设备芯片上。动态功率密度上升,和电介质作为绝缘体更薄。结果是有效较低的信噪比,使设计芯片更加困难,尤其是如果他们包括敏感模拟组件。
先进的包装有潜力解决这些问题。现在的挑战是将所有这些整合到一个生态系统,在过去52年专注于收缩特性的两个表演可以增加还是快把相同的功能在一个死比。通过降低成本,因为它需要更少的区域,如果他们都可以戴上一个死。这些好处不再容易获得通过移动到下一个节点,不过,泄漏电流再次16/14nm后就会有问题,在每一个新节点。
有两个步骤,需要克服,然而,对于高级包装实现其潜力。首先,越来越多的公司需要更开放的工作与其他公司的供应链。在某种程度上这已经开始,包装房子,系统设计公司和铸造厂所有报告比过去更多的跨公司合作。供应链需要包含更多的公司。生态系统承受不起任何指责如果出现错误等问题处理不当好死或假冒零件滑入供应链。
其次,芯片制造商需要开始设计组件和广泛描述他们基于多个新标准,允许更大的灵活性有关这些组件是如何打包在一起一旦和更少的问题。这意味着测试更多的问题在设计方面从来没有被认为是当一切都添加到一个死。这意味着创造意识的所有作品潜在的可以用在一个包,建筑师可以细细品读一个菜单的选择建立最好的系统为特定的应用程序。
先进的包装一直以来被认为是一个巨大的机遇将自由回芯片设计。早在2001年,模拟公司在谈论需要将模拟和数字的功能在不同的芯片。16年之后,市场最后似乎准备接受,等等。鉴于5 nm和超越,这种转变不能来早。
有关的故事
成长2.5 d,扇出检验问题
先进的包装现在是主流,但是确保这些设备正常工作的同时削减成本越来越难。
2.5 d, FO-WLP问题引起了人们的关注
先进的包装成为主流,创建的波及整个半导体行业的后端。
押注Wafer-Level扇出
芯片制造商关注包装,以减少路由问题在10纳米,7海里。工具和方法论的鸿沟仍然存在。
英特尔在包
马克·波尔打开该公司进军multi-chip解决方案,和即将到来的问题7和5 nm。
电镀IC包
随着先进的包装增加工具挑战。
|
|
|
|
|
|
|
|
|
|
留下一个回复