新包装格式提供极端硅面积密度和包体积。
在固态记忆晶圆厂,位/毫米2规则。在内存包装市场,毫米2每一个给定的硅包厚度定义特征。内存架构的晶片和包装技术利用3 d结构达到最好的密度。的芯片厂,3 d NAND和其他技术正推动信封来满足存储需求不断增加,堆积的记忆细胞。在内存包装市场,行业通常栈个人死在另一个包。数越高堆死相当于更多的记忆细胞在每个包中。当前状态的艺术是16死在1.2毫米的包,但有一个常数需要减少包厚度。达到进一步减少内存包厚度,需要新方法允许在小体积大的硅区域空间。
这篇文章将演示一种新的包装格式,提供了极端的硅面积密度和包体积。解释如何发展垂直堆栈四线焊死在一个包与整体包200微米的厚度。开发涉及到四种基本构建块来实现的目标厚度200µ总包。
由于必须极薄的硅晶片,它是确定一个先进的晶片变薄的过程之前使用隐形切割磨(SDBG)将提供最好的机会来达到所需的厚度。在设计总如果厚度25µ是必要的,和SDBG用于薄的硅晶片所需的厚度。
图1:SDBG过程描述为瘦死。
接下来,一个独特的设计和焊接结构被用来让整个包厚度小于200µ。如果使用传统的方法,最小厚度是325µ总。而稀疏模+死附加薄膜(DAF)和低循环键将帮助,总厚度将无法实现。
图2:传统堆叠芯片规模包(SCSP)相比200µ目标。
第三,小说死连接方法用于新设计格式。这种方法利用释放技术像那些用于面板和strip-level制造业和允许z方向的消除浪费的空间。
图3:薄QDP和脉冲设计理念。
开发团队专注于四死包(QDP)设计模具定位在一个洞中,而不是在衬底。这允许一个更传统的wirebond结构,自由路由信号中的一个或双方Package-in-Package (PiP)结构和满足200µ目标。制造这种设计需要一个临时债券载体,最终去除载体的最终产品。设计避免了需要低循环键,并允许使用多层复合基质作为互连包的外面。
图4:薄QDP流程。
最后,模拟是用于确定如何管理包翘曲等薄设计和确定所需的功能保持在可用的目标。仿真结果影响的设计方案和基质保持弯曲在大批量生产水平的类似大小的包。
图5:单元弯曲的薄QDP有无调整模具体积。
在最初的概念构建,发现包的弯曲是包的厚度更大。这将导致不可避免的位置的问题,附着力和测试的单位。
图6:仿真模型的结果。
基于这些结果,开发团队进行有限元分析(FEA)来确定弯曲是环氧模塑料的函数(EMC)体积和硅体积内包。由于模具体积和Si体积是逆相关(增加一个减少了其他),该模型显示一个平衡在弯曲可以在其他内存减少到可接受的水平的产品。
图7:测试结构调整模具体积。
图8:弯曲模量调整之前和之后的结果。
这四个方面的发展被证实使用功能硅和电,机械,环保在组件级别进行测试可靠性测试。公司认为这个包提供了一个飞跃在薄包容纳硅密度高。能够提供一个200µ包和四个死堆栈将有助于满足要求小薄/移动设备,提供自由设计的包来满足系统的内存需求,并导致其他可以利用的适应性非常紧z-height限制。
图9:可靠性薄QDP的性能。
这种发展演示了如何的极限堆叠CSP包装可以推一个200µQDP使用一个独特的建筑和发布过程从经验中获得晶圆级封装。通过这种方式,它已经证明了这一点三维包装不需要涉及通过硅通过(TSV),倒装芯片,或复杂的组装技术实现密度极大的Si面积在一个给定的包体积。
|
|
|
|
|
|
|
|
|
|
留下一个回复