未来的记忆

半导体工程坐下来讨论未来的记忆与弗兰克铁,高级主管的产品管理内存和接口IPRambus;产品营销主管马克•格林伯格Synopsys对此;和丽莎Minwell,eSilicon的高级主管知识产权市场营销。以下是摘录的谈话。第二部分,点击在这里。

SE:我们看到了新进入者的数量内存市场。他们试图解决的问题是什么,这是对芯片设计好呢?

格林伯格:内存市场是压裂高带宽内存(HBM), HMC,甚至闪光内存总线上。动态随机存取记忆体已经存在了许多年。其他人将难以预测,因为他们是新的。

Minwell:真正的挑战是带宽。现有的内存接口技术不给我们我们需要的带宽。一起,额外的权力,我们必须进入堆叠。驱动的高带宽内存。但还有一个需要嵌入静态存储器对芯片有低延迟的足够大的数量。我们帮助其他IP提供商一些新的SRAM技术,,这将带来更多的密度和较低的权力在嵌入式方面。有叠加和外部内存和通信,和你有不同类型的记忆被嵌入空间中了。并进一步,有较大的sram L3缓存,它们是有可能的。

铁:它可以归结为更好的效率从延迟的角度在内存层次结构。你有更多的带宽需求,但如何更有效地得到带宽?每个人都用DDR,也许HBM另一层的层次结构。现在与flash有很大的差距。有很多活动试图填补的差距与RRAM或XPoint DDR和flash。我不知道是否有人还尤为成功。但是人们也正在寻找不同的服务器架构,以填补这一空白。得到更加系统的挑战。所有这些有多个处理器,问题是我们如何更有效地利用内存。这是目前最大的瓶颈。

SE:让我们开始在芯片和工作。SRAM多年来一直是主力。会继续吗?

Minwell:是的,它将继续下去。我们看到很好的品质finFET技术。即使我们看看下面10 nm,比例很好。也有一些新的bitcells和架构。一个典型的SRAM bitcell大小六个晶体管。有不同的体系结构可以用少于6个晶体管,例如。因此,您将获得更多的密度和耗电更少。而是试图适应更多的SRAM在同一房地产。

铁:你需要一些快速的本地内存。在极端的层面,对单片机有少量的ROM和RAM,你得把所有东西都塞进。扩展的能力,而不是去片外需要SRAM。当你得到更大的cpu,更多关于比SRAM缓存。

格林伯格:SRAM和本地缓存将始终存在。这张照片的另一部分是多少,多大,和我去哪里?你需要做结构分析来确定我需要多少内存内存层次结构中的每一层,也应该连接的系统。

SE:我们需要多少层的缓存?大多数公司都有在L3停了下来。

格林伯格:有时候人们会谈论HBM L4缓存。我还没有看到L4缓存芯片。

铁:这是一个大L4。

SE:有一种更有效地使用一级通过三级缓存吗?

Minwell:标准可用IP从架子上构建SRAM大约1 mb的大小。我们看到的客户想要一个非常大量的L3缓存16 mb。建筑在芯片时,你必须提供足够的路由功能能够有效的路线在这个大怪物。一旦你这样做,你真的储蓄足够的面积吗?

SE:有什么最终将取代SRAM的吗?

铁:嵌入式DRAM一直踢很长一段时间。有技术优势嵌入DRAM,但经济不似乎工作得很好。规模太大,成本太高了。如果它的垂直整合,那么嵌入式DRAM可以因为你不一定护理工作。如果我卖的芯片比竞争对手的芯片,我要输了。但如果都是垂直的,也许你可以利用权力和性能与嵌入式DRAM储蓄。但是我们没有看到它。

SE:有一些讨论消除一层缓存tsv或插入器。这是现实的吗?

Minwell:我们看到两种不同的方式管理这个人2.5 d。有些人想把他们的脚趾与HBM在水里。他们想要的PHY支持与HBM栈交互,但是也到连接。现在我们看一些有趣的架构提供灵活性和特定于应用程序的包装。也许这将倾向于分区的缓存。问题是与L1缓存,还有太多的延迟片外。

格林伯格:这只是到系统其他地方添加更多的带宽。它没有发生,而不是缓存。

SE:所以你添加粒度的功率和性能。你将它移动到缓存或通过另一个I / O通道,优先考虑什么是更重要的是,对吗?

格林伯格:你想移动数据,你可以最短的距离。本地的数据越多,会越好。面临的挑战是预测这将是什么。有时如果你处理随机数据,你不知道。你不能让它接近CPU。搞清楚在哪里,然后适当地分配是很重要的。

Minwell:从GPU的角度来看,最好是如何分区的内存层次结构并能养活那些GPU。

SE:让我们在芯片外移动。每个人都知道DRAM价格曲线。将取代它吗?

铁:DDR有很多生命。现在DDR5是一项正在进行中的工作。

SE:很明显,DDR5,不是LP-DDR5,对吧?

格林伯格:是的。

铁:规范在电平现在的进展。总的来说,我们已经展示了传统DRAM接口运行在今天的标准6.4 GB /秒。电平看着这些建议。你可能可以挤出10 GB /秒或12 GB /秒单端信号接口和一些保健的dimm。我们有很长的路要走。

格林伯格:你可以看图形芯片作为一个例子。他们已经在商业产品的速度范围。

Minwell:在网络和通讯,你不会想到这一点,但LP-DDR对我们来说是一个源,因为它们提供更广泛的公共汽车- 64到128 -这是另一种方式来适应这一差距的DDR解决方案在高带宽内存。

SE:如果我们搬到DDR5,要求移动16/14nm吗?

格林伯格:内存制造商将在最有效的地方。他们弥补自己的节点。

Minwell:他们通常不会对我们沟通。

格林伯格:密度是问题的一部分。当你尝试规模你遇到一些硅效果在DRAM,创建系统级的问题。有问题能够容纳细胞中的数据的时间足够长,从而影响写/恢复时间。那些影响所有内存制造商,所以有些事情需要在下一代的DRAM支持更大的设备。

SE:当我们可以期望看到DDR5规范吗?

铁:到2020年,你可能会看到DDR5记忆。

Minwell是的,在时间框架。如果你看看高带宽的第2代内存,它将在今年年底大规模生产。终于在某个地方。

有关的故事
第2部分未来的记忆
2.5 d的影响和对权力的扇出和性能,当这种技术将成为主流。
未来的内存(第3部分)
安全、过程变化,缺乏其他IP高级节点,和太多的铸造过程。
DRAM的下一步计划是什么?
作为蒸汽的DRAM缩放耗尽,厂商开始关注替代包装和新的内存类型和架构。
新的记忆方法和问题
DRAM和SRAM之后又会有什么呢?也许更多的相同,但不同的架构。
ReRAM收益蒸汽
新的内存之间找到一个有利可图的利基市场竞争生长的其他现有内存类型。