在5/3nm IP管理和发展

搬到新流程节点不断增加的复杂性使其更加困难来创建、管理和重用IP。

有更多的规则,更多的数据管理,和更多的潜在的相互作用随着密度的增加,无论是在平面和实现先进的包装。和问题变得更糟糕设计5和3 nm,随着更多的加速器和不同的连接协议等异构组件添加到越来越多的定制芯片架构。

“有多个版本的IP绕过这个限制可以帮助消除这个问题,但它会加剧的挑战如何管理他们所有人,”约翰·弗格森说营销主管Calibre刚果(金)的应用程序导师,西门子业务。“当我们放弃添加到方程,它可以变得更加复杂。每个版本的IP需要被关联到正确的相应版本的豁免。”

在一个复杂和数以百计的设计知识产权块、固定功率预算、薄电介质和更多的易受噪声和其他物理效应,这对导数可以迅速失控甚至芯片。将优化设计新流程节点意味着设计功能仍然几乎不变,而此后和细胞库开发的供应商。在许多情况下,唯一的解决办法是开发测试芯片和找出可能发生的问题。

“这是典型的共生关系,设计公司和供应商合作,“Amit Varde解释说,产品管理主管ClioSoft。“把协同和缩短设计周期,此后和/或库供应商经常提供一系列的计划版本。是典型的设计公司要重新将多个设计一个测试芯片的优化锻炼。”

从那里设计团队评估包含供应商发布的科索沃民主党和图书馆评估的新流程节点的性能设计。“此后的版本管理和/或从供应商库,并使用它们作为只读引用,是必要的,以确保设计团队不意外修改供应商数据,“Varde说。“有效使用分支方法可以使图书馆的设计团队使用不同的变化来确定新流程节点的最佳选项。最重要的是,设计管理系统的设计提供了一个准确的报告测试芯片使用什么库的变化。”

但弗格森指出,这并不是像的设计甚至几年前。“以前,你可以相信,如果一个IP块刚果民主共和国抹杀的独立,它仍然会通过当置于更大的背景下设计。今天是更加困难的。密度和天线规则总是在这方面有点棘手,但现在有多模式要求。它可能会一块分割成两个独立的层,但如果放在旁边的其他设计组件,他们可能会迫使一个着色序列,不适合特定块。”

要求连接的复杂性不断增加,给这个过程增加了另一个转折。“考虑那些压敏电阻器间距规则,”他说。“历史上,设计师利用IP块用于场景以外的初衷。现在,如果IP别针都连接到电压域作为最初的预期,应该没有问题。但如果他们连接到一些意想不到的电压,你可能会得到新的间距侵犯。”

以不同的方式思考知识产权
当今复杂的设计的一个关键挑战是变量的数量不断变化,过程技术、算法、通信协议和规则在许多用例,等等。

在这种背景下,IP是发挥着越来越重要的作用,所以的规则是如何保持当前IP与所有其他的变化。

“这个问题应该如何管理IP开发根据此后刷新和部署的一半节点是这两个挑战将影响知识产权发展,IP刷新并最终IP管理,”汤姆Wong表示,市场总监,设计IP节奏,指出节点到节点转换加速,特别是nodelets被添加到混合。节点到节点的过渡变得越来越快。从40 nm 28 nm过去18个月至两年周期。现在我们看到从16 nm过渡到12海里一年多从16 nm部署。迁移从7海里似乎更短,所以之前我们需要了解这一现象可以解决IP管理问题。”

在40纳米时代,此后才从铸造获得过程是完整和稳定的发展香料模型是可用的。因此,此后刷新较少因为SPICE模型匹配的硅。几乎没有在知识产权管理工作,一旦开发,几年的IP是好的。没有需要新的香料模型,设计规则,或图书馆需要时间。

在7海里和下面,这大大改变了。铸造厂与IP提供商想要工作早在0.1版开始一个新的过程。

“他们愿意早发布版本的科索沃民主党和设计规则和早期时机模型库和I / Os,更不用说记忆细胞,”黄说。“那些时间和香料模型是梦寐以求的,在最好的。他们是设计规格。一旦铸造过程开发,运行一些测试芯片,因素在这一过程中学习和改进流程,使其适于生产的,然后他们会发布更新此后,香料和库模型。这个过程可以是快或慢,或设计目标可能太咄咄逼人,影响硅产量。要做什么呢?嗯,此后进行更新和香料模型来反映现实,并告诉所有上游客户设计使用早期版本进行刷新。或添加设计规则来约束设计得到更好的硅产量。这些都是有效的点,但我们不称之为流血的边缘。”

出血边缘不仅仅是流程节点,。它还包括新技术、汽车传感器和人工智能等,这些类型的芯片的IP需要适应不断变化的关键安全电子产品的规格和新的安全规则。

”总是在这些设备,但即使在他们不是所有可能在所有的时间,”戈登·库珀说,产品营销经理为嵌入式视觉产品Synopsys对此。“想想卷积神经网络(CNN),例如。在超低功耗的应用程序中,嵌入式视觉引擎可能不是。它可能会深与所有视觉神经网络加速。”

图1:视觉处理器的不同用法。来源:Synopsys对此

今天,大部分的IP被开发软IP。从理论上讲,这应该使其流程节点不可知论者。但IP的用例可以改变显著,将更加强调如何架构的IP。

“如果你看看CNN,只能看到在它前面,”库珀说。“深神经网络将支持美国有线电视新闻网和批处理大规模神经网络(LSDNNs)和复发性神经网络(RNNs)。但RNNs节省大量数据随着时间的推移,如果你RNNs和LSDNNs分组,您可以利用批处理”。

为了让事情更加复杂,市场开始采用chiplet方法,随着更多口味的先进包装,所有这一切将会为在各种各样的标准,从应用程序的用例。

一半的节点和nodelets这个问题增加一个新的维度。三星和台积电已经宣布节点或nodelets在每一位从12海里4海里。这里的流程和设计规则不会改变太多,但是有新的库可用较少的踪迹。

“如果你有一个数字设计,设计9 t,你相信你可以获得一个区域和力量优势通过使用新的7.5 t库,那么您可能考虑一个刷新的IP(或SoC)利用新的7.5 t库,”黄说。“然而,这是一个代价高昂的努力,因为它意味着重新设计。从设计的角度来看,你必须权衡权衡确定这种设计是十分必要的。什么是IP的面积相对于SoC吗?多少面积和权力将保存在一个IP的设计吗?它真的值得去做吗?幸运的是,最先进的协议操作以如此高的速度,你可能不会得到你所需要的性能在7.5 t库和可靠的9 t设计会没事的,所以half-node过程改进将对你的IP设计没有影响。”

同样,转变香料性能可能会或可能不会需要重新设计。“如果最初的设计有足够的设计余量,然后香料模型可能不影响设计的转变。然后一个简单re-characterization的IP都是必要的。另一方面,如果你的原始设计没有足够的保证金,然后香料的变化时间使你的IP不满足目标规格。那你有问题。你可以致命伤IP适应性能退化/保证金,或者做一个完整的重新设计。根据IP的类型和性能的乐队,有可能可以侥幸成功。最终,这些因素的SoC设计师需要理解和因素在SoC设计的开始。你必须设法预见所有的条件和相应的计划。没有替代经验丰富的设计师,”黄说。

最佳实践
尽管如此,导师的弗格森强调有一些特定的最佳实践在实现级别要牢记。“多模式,一些设计师将pre-color IP块来帮助确保放置时,他们就会正常工作。有些人甚至走这么远来有多个选项的颜色相同的IP位置试图使选项。当这是不可能的,最好的方法是给足够的空间在相邻块或IP。用户也应该选择一个一致的着色方案能力和跨多个ip,以免问题。”

另一个技巧是避免运行所有这些复杂的规则在设计过程的早期。“当设计很可能非常脏,这些规则将运行缓慢,产生成千上万的错误,”弗格森说。”,因为这些都是上下文相关的,错误的位置不可能指出问题的根源。而不是鼓励用户运行规则的一个子集,重点检查与当地范围。这些将会跑得快,规模很好,并生成结果更有可能精确定位系统的问题。一旦清理,瘟疫上下文特定的规则的问题将会大大减少,从而减少整个迭代周期时间显著。”

另一个常见的方法是并行而做更多的检查顶级路由、块设计、IP公司都还在活跃的阶段。例如,它可以大大减少模块的详细检查或IP只关注顶级路由的结果。之前确保各个部分的清洁做全面检查,消除了常见的设计问题,大量的时间往往是很难定位和/或修复。

放弃已知的侵犯是同样重要的,包括放弃已知错误的IP块将固定后,将固定在上下文,或预计不会固定,将放弃设计师tape-out铸造。

灰色的盒子
在某些情况下,第三方IP提供商不为设计师提供完整的布局。这真的会让事情有挑战性。屏蔽的情况下独立的清洁,但可能有问题放在上下文时,如何确定如果PV的几何图形是不可见的工具套件?

这只会增加搬到一个新流程节点的复杂性。“有很多因素,”迪恩Drako说,公司的首席执行官IC卡管理。“如果你要做一个全新的新设计在一个新节点,这是一件事。如果你要设计移植到一个新节点,缩小它,让它更好,更快,更强,这是一个不同的事情。但是这一切关系回到适当的设计管理(DM)实践。做DM的最佳实践是什么?如果我做DM得当,然后像想象那么容易可以转移到新节点设计。必须考虑设计重用实践同时,可能重用相同的节点,在不同的节点,在另一个节点,但不同的供应商,或另一个芯片在同一节点或一个不同的节点”。

设计重用的最佳实践,以及设计管理一般来说,就是帮助搬到一个新节点尽可能高效。

设计重用的第一步是确保IP功能块划分为好。“这是显而易见的,但你会惊讶有多少人混乱起来,“Drako说。“还有,重要的是要有一个标准的方法,你有你的设计师和组织他们的文件。假设我有一块IP,假设它是一个CPU或缓存。它有高密度脂蛋白,SPI,自由,LEF-DEF,防晒指数,GDS,描述和块的一部分。如果每个工程师的名字不同,使他们在不同的目录中,使其更难做必要的脚本和工具来移动它到下一个流程节点,或者让一个工程师把它从另一个工程师。”

另一个经常出现的问题是,一些团队把他们的一些IP存储库中,和其他IP他们不。“他们可能会得到一些外部IP从第三方供应商说,“我们不会改变,所以我们不需要版本跟踪。但他们很快就学会,搬到一个新流程节点时,他们需要一个不同版本的模块,并找出如何让设计,,因为他们没有版本所以他们最终一团糟。由于这个原因,一个规则,是确保你所有的IP,内部和外部,放入存储库和追踪,”他解释道。

尽管它下来很多常识,这是明显的事实后,当设计时巨大的时间压力下,它不是那么明显。Drako说,“因此,我们强烈相信把IP库bug跟踪系统,如果你有一个错误,你知道哪个版本的错误与块。当你修复bug,你知道版本错误的块固定,所以你有依赖性跟踪。”

在这里,一个装配的概念可以用来捕获IP依赖性。“类似于材料清单(BOM),你有你所有的IP块,然后你有一个BOM,说这些都是要进入的芯片,这是这些东西的版本进入芯片,是极其重要的,“这个街区的1.0版本,27.8版本,版本33 b的块——这就是我想要的东西。但装配/ BOM过程有点困难对于一些人让他们的头,和协调,因为它有点外国。使用它们能够说,‘让我们把在一个链接。我们将在这一个点。在就行了。“但如果你是好,你可以很有条理的人,知道你要什么,然后当你带芯片,块的下一个版本,您可能需要修改阻止接下来的流程节点,但所有相关的历史旧流程节点,你做块更好,然后在新的流程节点,你引用新的块。但旧版,仍然在旧街区,旧版本的引用,这就是好的。都是清晰的和干净的,”他说。

是常见的另一个问题是,克隆或复制导数芯片的IP。

“问题是,我做了一个改变在芯片+,没人知道这一变化,“Drako说。“现在我有一个复制两份一切在我的仓库,我的一切。这意味着如果一个设计师和芯片的一个变化,我不知道。如果有人改变芯片+工程师不知道芯片。这些东西弄乱了,基本上,它被固定的唯一方法就是每一块的工程师交谈,和不工作当有数百名工程师。你想做什么而是分支。DM系统,分支机构基本上只改变你改变文件的副本,并自动它。你说‘我要分支我设计一个创建设计+和它给你一个工作目录和所有你需要的文件,但版本控制系统(DM系统),基本上是跟踪所有的文件是一样的。然后,当你改变了一个文件,的1000万文件,跟踪只有这7个文件已经改变,这是旧的,这样你就可以看到之间的变化和A +。让你的能力)而不是复制所有数据;B)不犯错,必须解决他们两次; and C) get your design on the new process node faster.”

结论
跟踪IP,可以重用,它如何改变了从以前的实现,以及它如何与新流程技术和其他组件变得更加困难。变得更加困难,设计定制特定的市场或用例,如汽车或5 g芯片,在最终技术仍在不断进步和规则不断变化,或与人工智能芯片的算法是在几乎恒定的流量。

IP仍然可以在许多设计能够节省大量的时间,但管理IP变得更加困难和复杂,和跟踪在一个电子表格的日子已经一去不复返了。现在需要专门的工具,强大的方法,和更深的理解物理和电气特性的IP在实际的应用程序。